[发明专利]一种并行控制两类工业以太网总线从站设备的数控装置

权利要求书

1.一种并行控制两类工业以太网总线从站设备的数控装置，包括人机交互单元和主控单元，其特征在于，所述主控单元包括CPU，系统总线接口模块，第一双端口数据存储器，第二双端口数据存储器，中断信号处理模块，依次连接的第一工业以太网总线主站功能模块、第一网络芯片和第一网络接口，以及依次连接的第二工业以太网总线主站功能模块、第二网络芯片和第二网络接口；

CPU对人机交互单元输入的数控加工数据、控制指令和系统参数进行运算处理后经所述系统总线接口模块分别写入所述第一双端口数据存储器和第二双端口数据存储器中；

所述第一工业以太网总线主站功能模块从所述第一双端口数据存储器中读取数据并按照第一类工业以太网总线协议标准对数据进行封装处理，然后经第一网络芯片和第一网络接口发送至第一类工业以太网总线的从站，并经从站处理后将需要反馈给数控装置的各个轴的位置、速度、电流和开关量数据通过所述第一网络接口上传，上传数据经所述第一网络芯片反馈至第一工业以太网总线主站功能模块，第一工业以太网总线主站功能模块对反馈的总线数据进行解包处理，解包后的数据被写入至第一双端口数据存储器中，数据写入完成后，所述第一工业以太网总线主站功能模块向所述中断信号处理模块写入第一中断申请信号；

所述第二工业以太网总线主站功能模块从所述第二双端口数据存储器中读取数据并按照第二类工业以太网总线协议标准对数据进行封装处理，然后经第二网络芯片和第二网络接口的发送至第二类工业以太网总线的从站，经从站处理后将需要反馈给数控装置的各个轴的位置、速度、电流和开关量数据通过所述第二网络接口上传，上传数据经所述第二网络芯片反馈至所述第二工业以太网总线主站功能模块，所述第二工业以太网总线主站功能模块对反馈的总线数据进行解包处理，解包后的数据写入至所述第二双端口数据存储器中，数据写入完成后，第二工业以太网总线主站功能模块向所述中断信号处理模块写入第二中断申请信号；

所述中断信号处理模块对所述第一中断申请信号和所述第二中断申请信号进行逻辑与运算，得到一个共用的第三中断申请信号并将所述第三中断申请信号发送至CPU；

CPU收到所述第三中断申请信号后向所述中断信号处理模块中写入中断信号清除命令以清除所有中断信号，并分别从所述第一双端口数据存储器和所述第二双端口数据存储器中读取第一类工业以太网总线和第二类工业以太网总线上传的数据，CPU对数据进行处理后将需要下发的数据通过系统总线接口模块分别写入第一双端口数据存储器和第二双端口数据存储器中，同时将处理结果输出到LCD显示屏上显示。

2.如权利要求1所述的数控装置，其特征在于，所述系统总线接口模块、所述第一双端口数据存储器、所述第二双端口数据存储器和所述中断信号处理模块设置于FPGA中。

3.如权利要求1所述的数控装置，其特征在于，通过设置第一工业以太网总线主站功能模块和第二工业以太网主站功能模块中的总线控制参数使得第一类工业以太网总线的控制周期与第二类工业以太网总线的控制周期的时长相同。

4.如权利要求1所述的数控装置，其特征在于，所述第一工业以太网总线主站功能模块和所述第二工业以太网主站功能模块设置于FPGA中。

5.如权利要求4所述的数控装置，其特征在于，所述CPU通过系统总线与FPGA连接。

6.如权利要求1所述的数控装置，其特征在于，所述第一工业以太网总线主站功能模块为第一ARM微处理器或FPGA或嵌入式x86微处理器或DSP或单片机。

7.如权利要求6所述的数控装置，其特征在于，所述第二工业以太网主站功能模块为第二ARM处理器或FPGA或嵌入式x86微处理器或DSP或单片机。