[发明专利]加载处理电路、方法和系统

权利要求书

1.一种加载处理电路，其特征在于，还包括：

通道选择模块，分别与控制器，JTAG从节点和存储设备相连接，用于在所述JTAG从节点中的低电平有效TRST接口输出的复位信号为低电平时，将所述控制器与所述存储设备相连接；

时序转换模块，分别与所述JTAG从节点和所述通道选择模块相连接，用于对所述JTAG从节点中的TMS接口输出的TMS信号进行时序转换处理，获取时序转换处理后的TMS信号，其中，所述时序转换处理后的TMS信号的时序与所述存储设备的低电平有效CS接口对应的信号的时序相同；

所述通道选择模块，还用于在所述复位信号为高电平时，断开所述控制器与所述存储设备之间的连接，并将所述JTAG从节点中的TDI接口相应的TDI信号、所述JTAG从节点中的TCK接口相应的TCK信号和所述时序转换处理后的TMS信号分别输入给所述存储设备的SI接口、SCK接口和低电平有效CS接口，以供所述存储设备根据TDI信号、TCK信号和所述时序转换处理后的TMS信号进行加载处理。

2.根据权利要求1所述的电路，其特征在于，所述通道选择模块包括：

第一MUX，所述第一MUX的第一数据输入端与所述控制器的SCLK接口相连接，所述第一MUX的第二数据输入端与所述JTAG从节点的TCK接口相连接，所述第一MUX的输出端与所述存储设备的SCK接口相连接，用于实现在所述复位信号为低电平时，选择第一MUX的第一数据输入端与所述存储设备的SCK接口对应连接；当所述复位信号为高电平时，选择第一MUX的第二数据输入端与所述存储设备的SCK接口对应连接；

第二MUX，所述第二MUX的第一数据输入端与所述控制器的MOSI接口相连接，所述第二MUX的第二数据输入端与所述JTAG从节点的TDI接口相连接，所述第二MUX的输出端与所述存储设备的SI接口相连接，用于实现在所述复位信号为低电平时，选择第二MUX的第一数据输入端与所述存储设备的SI接口对应连接；当所述复位信号为高电平时，选择第二MUX的第二数据输入端与所述存储设备的SI接口对应连接；

第三MUX，所述第三MUX的第一数据输入端与所述控制器的低电平有效SS接口相连接，所述第三MUX的第二数据输入端与或门的输出端相连接，所述第三MUX的输出端与所述存储设备的低电平有效CS接口相连接，用于实现在所述复位信号为低电平时，选择第三MUX的第一数据输入端与所述存储设备的低电平有效CS接口对应连接；当所述复位信号为高电平时，选择第三MUX的第二数据输入端与所述存储设备的低电平有效CS接口对应连接。

3.根据权利要求2所述的电路，其特征在于，所述时序转换模块包括：

第一D触发器，所述第一D触发器的D输入端与所述TMS接口相连接，用于根据所述TCK接口输出的TCK信号对所述TMS接口输出的TMS信号进行时序转换处理，获取第一TMS信号，并将所述第一TMS信号输出；

第二D触发器，所述第二D触发器的D输入端与所述第一D触发器的Q输出端相连接，用于接收所述第一D触发器的Q输出端输出的所述第一TMS信号，获取所述第二D触发器的Q输出端输出的第二TMS信号，所述第二TMS信号为所述第二D触发器根据所述TCK接口输出的TCK信号对所述第一TMS信号进行时序转换处理后的信号；

第三D触发器，所述第三D触发器的D输入端与所述第二D触发器的Q输出端相连接，用于接收所述第二D触发器的Q输出端输出的所述第二TMS信号，获取所述第三D触发器的Q输出端输出的第三TMS信号，所述第三TMS信号为所述第三D触发器根据所述TCK接口输出的TCK信号对所述第二TMS信号进行时序转换处理后的信号；

所述或门，分别与所述第二D触发器的Q输出端、所述第三D触发器的Q输出端和所述第三MUX相连接，用于对所述第二TMS信号和所述第三TMS信号进行相或处理，获取相或处理后的TMS信号。

4.根据权利要求2所述的电路，其特征在于，所述加载处理电路为CPLD。