[发明专利]锁相频率合成器及自适应频率校准电路和校准方法

权利要求书

1.具有自适应频率校准电路的锁相频率合成器，包括鉴频鉴相器(14)、电荷泵(15)、环路滤波器(16)、可变计数器(17)、压控振荡器(18)、自适应频率校准电路(10)和控制开关(19)，其特征在于：自适应频率校准电路(10)包括计数器(11)、比较器(12)以及状态机(13)；

压控振荡器(18)通过控制开关(19)接收基准电压信号，产生频率信号输出到可变计数器(17)；

可变计数器(17)将收到的信号进行分频处理后输出压控振荡器的分频时钟信号到计数器(11)和鉴频鉴相器(14)；

计数器(11)同时接收参考时钟信号和压控振荡器的分频时钟信号进行计数，当其中一个时钟信号计数结束时，计数器(11)产生一个脉冲信号输出到比较器(12)；

比较器(12)收到计数器(11)输出的脉冲信号后进行比较，再根据比较结果产生指示信号并同时产生状态机时钟信号一并输出给状态机(13)；

状态机(13)受比较器(12)输出的状态机时钟信号的控制，并根据指示信号，产生控制信号输出到压控振荡器(18)，以调整压控振荡器(18)的时钟信号频率；当压控振荡器的分频时钟信号频率等于参考时钟信号频率，状态机(13)输出开关控制信号，使控制开关(19)与基准电压信号断开并与环路滤波器(16)接通，压控振荡器(18)通过控制开关(19)接收环路滤波器(16)输出的控制电压信号。

2.根据权利要求1所述的具有自适应频率校准电路的锁相频率合成器，所述状态机(13)包括逻辑电路(33)、寄存器组一(31)和寄存器组二(32)；寄存器组一(31)和寄存器组二(32)均受比较器(12)输出的状态机时钟信号的控制；寄存器组一(31)作为存储加/减数的寄存器；逻辑电路(33)接收寄存器组一(31)输出的数据，并同时接收比较器(12)输出的指示信号，进行逻辑运算后输出到寄存器组二(32)，寄存器组二(32)产生控制信号输出到压控振荡器(18)，以调整压控振荡器(18)的时钟信号频率。

3.根据权利要求2所述的具有自适应频率校准电路的锁相频率合成器，所述寄存器组一(31)由第n寄存器、第n-1寄存器、第n-2寄存器……第一寄存器、第零寄存器组成；寄存器组二(32)由第m寄存器、第m-1寄存器……第1寄存器组成；逻辑电路由n个逻辑电路单元和第零或门构成，其中：n≥2的自然数；m=n；每个逻辑电路单元均包括一个与门、一个或门和一个异或门；第n寄存器、第n-1寄存器、第n-2寄存器……第一寄存器、第零寄存器采用串行环形连接；第n与门的1个输入端连接第n-1寄存器的输出端Q，第n与门的另1个输入端连接比较器的比较指示信号输出端；第n与门的输出端连接第n或门的一个输入端，第n或门的另一个输入端连接第n寄存器的输出端Q，第n或门的输出端连接第n异或门的一个输入端，第n异或门的另一个输入端连接第m寄存器的输出端Q，第n异或门的输出端连接第m寄存器的输入端D；依次类推，第一与门的1个输入端连接第零寄存器的输出端Q，第一与门的另1个输入端连接比较器的比较指示信号输出端；第一与门的输出端连接第一或门的一个输入端，第一或门的另一个输入端连接第一寄存器的输出端Q，第一或门的输出端连接第一异或门的一个输入端，第一异或门的另一个输入端连接第1寄存器的输出端Q，第一异或门的输出端连接第1寄存器的输入端D；第m寄存器、第m-1寄存器……第1寄存器的输出端Q共输出n位控制信号到压控振荡器(18)；第n寄存器、第n-1寄存器、第n-2寄存器……第一寄存器、第零寄存器的时钟信号输入端以及第m寄存器、第m-1寄存器……第1寄存器的时钟信号输入端均连接比较器(12)的状态机时钟信号输出端；第n寄存器、第n-2寄存器……第一寄存器、第零寄存器的复位端CLR、第n-1寄存器的置位端SET以及第m-1寄存器……第1寄存器的复位端CLR和第m寄存器的置位端SET均连接复位信号，该复位信号由外部输入，比较器(12)的相同指示信号输出端连接第零或门的一个输入端，第零或门的另一个输入端连接第n寄存器的输出端Q，第零或门的输出端输出开关控制信号到控制开关(19)，控制控制开关(19)与基准电压信号连接或与可变计数器(17)连接。