[发明专利]一种LTPS阵列基板及其制造方法

说明书

技术领域

本发明涉及平板显示技术，特别涉及一种LTPS阵列基板及其制造方法。

背景技术

低温多晶硅（low temperature poly-silicon，简称为LTPS）薄膜晶体管液晶显示器有别于传统的非晶硅薄膜晶体管液晶显示器，其电子迁移率可以达到200cm2/V-sec以上，可有效减小薄膜晶体管器件的面积，从而达到提高开口率，并且在增进显示器亮度的同时还可以降低整体的功耗。另外，较高的电子迁移率可以将部分驱动电路集成在玻璃基板上，减少了驱动IC，还可以大幅提升液晶显示面板的可靠度，从而使得面板的制造成本大幅降低。因此，LTPS薄膜晶体管液晶显示器逐步成为研究的热点。LTPS薄膜晶体管液晶显示器主要包括阵列基板和与其相对设置的彩膜基板。

如图1所示，现有技术中的LTPS的阵列基板100主要包括：一基板101、一遮光层102、一缓冲层103、一多晶硅层104、一栅极绝缘层105、栅极106、源极/漏极107和一公共电极108。其中，所述多晶硅层104、栅极绝缘层105、栅极106和源极/漏极107构成薄膜晶体管，所述遮光层102形成于与所述薄膜晶体管的沟道位置相对应的基板101上，用于防止背光对沟道的影响。其中，所述公共电极108与所述多晶硅层104相对应，由栅极绝缘层105隔开的公共电极108与所述多晶硅层104组成的电容C_CP作为与其对应的像素的存储电容。为了增大存储电容，通常选择增加公共电极108的面积。但是公共电极108增加后，会导致阵列基板100的开口率下降。

另外，因为遮光层102与多晶硅层104的位置相对，而且被所述缓冲层103隔开，因此遮光层102、多晶硅层104和缓冲层103会形成一寄生电容C_LP，该寄生电容C_LP的存在会导致漏电流的增大。

可见，现有技术中增大存储电容与提高开口率之间存在矛盾，而且因为寄生电容C_LP的存在也使漏电流增大，这些都会影响了LTPS的阵列基板的发展。

发明内容

本发明提供一种LTPS阵列基板及其制造方法，解决增大存储电容和提高开口率之间矛盾的问题，以达到在提高存储电容的同时，不影响开口率的目的。

另一方面，本发明还可以解决因为寄生电容C_LP导致漏电流增大的问题，减小寄生电容C_LP，从而达到减小漏电流的目的。

为解决上述技术为题，本发明提供一种LTPS阵列基板，包括：

一基板；

形成于所述基板上的图形化的遮光层；

形成于所述基板和图形化的遮光层上的缓冲层；

形成于所述缓冲层上的图形化的多晶硅层；

形成于所述图形化的多晶硅层和缓冲层上的栅极绝缘层；

形成于所述栅极绝缘层上的栅电极线和公共电极线；

其中，还包括一图形化的存储层，所述图形化的存储层与所述遮光层位于同一层，所述图形化的存储层、与所述图形化的存储层相对应的图形化的多晶硅层以及夹在其间的缓冲层构成一存储电容。

可选的，在所述LTPS阵列基板中，所述图形化的遮光层与所述图形化的多晶硅层之间的缓冲层的厚度大于所述图形化的存储层与所述图形化的多晶硅层之间的缓冲层的厚度。

可选的，在所述LTPS阵列基板中，所述公共电极线、与所述公共电极线相对应的图形化的多晶硅层以及夹在其间的栅极绝缘层构成另一存储电容。

可选的，在所述LTPS阵列基板中，还包括贯穿所述栅极绝缘层和缓冲层的通孔，所述公共电极线通过所述通孔与所述图形化的存储层连接。

相应的，本发明还提供一种LTPS阵列基板的制造方法，包括：

提供一基板；

在所述基板上形成遮光层；

刻蚀所述遮光层形成图形化的遮光层和图形化的存储层；

在所述图形化的遮光层、图形化的存储层和基板上形成缓冲层；

在所述缓冲层上形成图形化的多晶硅层；

在所述图形化的多晶硅层和缓冲层上形成栅极绝缘层；

在所述栅极绝缘层上形成栅电极线和公共电极线；

其中，所述图形化的存储层、与所述图形化的存储层相对应的图形化的多晶硅层以及夹在其间的缓冲层构成一存储电容。

可选的，在所述LTPS阵列基板的制造方法中，在所述图形化的遮光层、图形化的存储层和基板上形成缓冲层的步骤之后，还包括：减薄与所述图形化的存储层位置相对应的缓冲层的厚度。