[发明专利]前端集成电路，广播接收系统和操作方法

权利要求书

1.一种广播接收系统的前端集成电路，所述前端集成电路包括：

振荡器，被配置为产生基准时钟信号；

第一模拟前端模块，被配置为使用第一时钟信号接收并处理具有第一格式的第一广播信号，第一广播信号基于第一广播标准发送；

第二模拟前端模块，被配置为使用与第一时钟信号不同的第二时钟信号接收并处理具有与第一格式不同的第二格式的第二广播信号；

其中，第一模拟前端模块包括第一时钟单元，被配置为从振荡器接收基准时钟信号并产生第一时钟信号，

其中，第二模拟前端模块包括第二时钟单元，被配置为从振荡器接收基准时钟信号并产生第二时钟信号，

其中，第二广播信号基于与第一广播标准不同的第二广播标准发送。

2.如权利要求1所述的前端集成电路，还包括：

第三时钟单元，被配置为从振荡器接收基准时钟信号并产生提供给逻辑电路的第三时钟信号，所述逻辑电路根据第三时钟信号工作。

3.如权利要求2所述的前端集成电路，其中，第三时钟单元通过将基准时钟信号乘以或除以整数来产生第三时钟信号。

4.如权利要求2所述的前端集成电路，其中，第一时钟信号具有通过将基准时钟信号乘以或除以第一实数确定的第一频率，

第二时钟信号具有通过将基准时钟信号乘以或除以第二实数确定的并且其后响应于一个或多个抖动特性而调整的第二频率。

5.如权利要求4所述的前端集成电路，其中，第一时钟单元包括：

分数锁相环PLL，接收基准时钟信号并将基准时钟信号乘以或除以第一实数；

第一复用器，响应于第一选择信号选择并输出从分数PLL输出的时钟信号、从振荡器接收的基准时钟信号和由时钟源提供的源时钟信号中的一个。

6.如权利要求5所述的前端集成电路，其中，第二时钟单元包括：

低抖动分数PLL，接收基准时钟信号并将基准时钟信号乘以或除以第二实数；

第二复用器，响应于第二选择信号选择并输出从低抖动分数PLL输出的时钟信号、从振荡器接收的基准时钟信号和由时钟源提供的源时钟信号中的一个。

7.如权利要求6所述的前端集成电路，其中，第三时钟单元包括：

整数PLL，接收基准时钟信号并将基准时钟信号乘以或除以整数；

第三复用器，响应于第三选择信号选择并输出从整数PLL输出的时钟信号、从振荡器接收的基准时钟信号和由时钟源提供的源时钟信号中的一个。

8.如权利要求2所述的前端集成电路，其中，第一广播信号是复合视频消隐同步信号，第二广播信号是从由声音中频SIF信号、CH信号和中频IF信号组成的组中选择的信号，

其中，CH信号是数字电视视频信号。

9.如权利要求8所述的前端集成电路，其中，第一模拟前端模块包括：

第一缓冲器，接收和缓冲第一广播信号；

第一模数转换器ADC，使用第一时钟信号将缓冲后的第一广播信号转换为相应的第一数字信号。

10.如权利要求9所述的前端集成电路，其中，第二模拟前端模块包括：

具有可编程可变增益的放大器，接收和放大第二广播信号；

第二ADC，使用第二时钟信号将放大后的第二广播信号转换为相应的第二数字信号。