[发明专利]半导体器件的制备方法

说明书

技术领域

本发明属于半导体领域，尤其涉及一种半导体器件的制备方法。

背景技术

在32nm及以下技术节点的COMS工艺的栅制作过程中，为了优化所制备的半导体材料的性能通常采用结合后栅处理工艺与高介电率栅极绝缘介质（核心栅介质）形成工艺的半导体器件制备方法。这种结合后栅处理工艺与高介电率栅极绝缘介质（核心栅介质）形成工艺的半导体器件制备方法能够降低氧化层厚度（EOT/Tinv），进而提高材料的技术延展性。同时，该结合后栅处理工艺与高介电率栅极绝缘介质（核心栅介质）形成工艺的半导体器件制备方法，还能够提高所制备的半导体材料对轻掺杂漏区及源区的热处理制程的承受能力。

如图1a至图1e所示，其示出了一种结合后栅处理工艺与高介电率栅极绝缘介质（核心栅介质）形成工艺的半导体器件制备方法，其包括以下步骤：

如图1a所示，在设置有浅沟槽隔离区STI 11’（S TI：Shallow Trench Isolation）的半导体衬底1上浅沟槽隔离区11’以外的表面上沉积氧化层材料，形成氧化层。在氧化层上沉积伪栅材料，形成伪栅材料层。在伪栅材料层中欲形成伪栅极的上表面上形成第一过渡光阻层。刻蚀去除未形成第一过渡光阻层的伪栅材料层形成伪栅极。该伪栅极包括输入/输出伪栅极31’和核心伪栅极33’。并进一步刻蚀位于伪栅材料层之下的氧化层2’，形成位于输入/输出伪栅极31’与半导体衬底1’之间的输入/输出氧化层21’，和位于核心伪栅极33’与半导体衬底1’之间的核心氧化层23’。

分别在输入/输出伪栅极31’和核心伪栅极33’的两侧衬底上进行LDD注入，并分别在输入/输出伪栅极31’和核心伪栅极33’的侧表面上形成侧壁层，分别在输入/输出伪栅极31’和核心伪栅极33’侧壁层的两侧的衬底上进行离子注入，形成分别与输入/输出伪栅极31’和核心伪栅极33’相应的源极（SD）和漏极（LDD）。

在半导体衬底表面上未形成输入/输出伪栅极31’、核心伪栅极33’和浅沟槽隔离区11’的表面上沉积NiSi层4。沿围绕在输入/输出伪栅极31’和核心伪栅极33’侧壁层的侧表面上形成刻蚀阻挡层5’，该刻蚀阻挡层5’沿输入/输出伪栅极31’和核心伪栅极33’的侧壁延伸，向上延伸至与伪栅极的上表面齐平，向下连续延伸，并覆盖在NiSi层4和浅沟槽隔离区11之上。

如图1b所示，在输入/输出伪栅极31’的上表面以及其四周刻蚀阻挡层5’和介质层6’的上表面上形成第二过渡光阻层71’。刻蚀去除核心伪栅极33’和核心氧化层23’，在相应于核心伪栅极33’的位置形成核心栅极槽37’。去除位于输入/输出伪栅极31’的上表面及其四周的第二过渡光阻层71’。

如图1c所示，在核心栅极槽37’中半导体衬底1’上沉积形成核心栅介质层（IL）8’。

如图1d所示，采用光阻材料在形成了核心栅介质层8’的核心栅极槽37’以及核心栅极槽37’四周的刻蚀阻挡层5’和介质层6’的上表面上形成第三过渡光阻层73’，刻蚀去除输入/输出伪栅极31’，在相应于输入/输出伪栅极31’的位置形成输入/输出栅极槽35’。去除位于核心栅极槽37’内部及其四周的第三过渡光阻层73’。

如图1e所示，在输入/输出栅极槽35’和核心栅极槽37’中形成高介电常数材料层及位于高介电常数材料层上的金属栅极9’。

在上述结合后栅处理工艺与高介电率栅极绝缘介质（核心栅介质）形成工艺的半导体器件制备方法中，为了避免刻蚀核心氧化层23’时对输入/输出氧化层21’造成影响，必须先遮挡输入/输出伪栅极31’。然后去除核心伪栅极33’，刻蚀去除核心氧化层23’，形成核心栅极槽37’，在核心栅极槽37’中半导体衬底1上形成核心栅介质层8’。完成核心栅介质层8’的沉积后，再通过遮挡核心栅极槽37’，去除输入/输出伪栅极31’形成保留有输入/输出氧化层的输入/输出栅极槽。

现有的这种制备方法虽然能够避免刻蚀核心氧化层时对输入/输出氧化层造成影响，但是其工艺步骤困难且复杂、成本也较高，并不利于大规模的生产制备。

发明内容

为了解决现有技术中的不足，本发明提供了一种半导体器件的制备方法，以简化半导体器件的后栅处理方法的工艺步骤，减低生产成本。