[发明专利]集成电路封装以及用于制造集成电路封装的方法

说明书

对相关申请的交叉引用

本申请是2011年5月9日提交的顺序号为13/103,124的美国申请的、2011年12月15日提交的顺序号为13/326,527的部分继续申请的部分继续申请，这两件申请现在都未决，所述申请的全部在此被结合以作参考。

技术领域

各种实施例总体上涉及集成电路封装以及用于制造集成电路封装的方法。

背景技术

集成电路(IC)芯片通常被结合到封装中。这种封装例如提供物理的和环境的保护以及热消散。而且，封装的芯片典型地提供电引线以允许与另外的部件相集成。

已经开发出几种IC封装技术。一种这样的技术例如在2006年7月27日提交的并于2007年2月1日公布为US2007/0025092A1的、顺序号为11/494,259的、Lee等人的美国专利申请“Embedded Actives and Discrete Passives in a Cavity Within Build-up Layers”中被描述，该申请的内容由此被全部结合以作参考。Lee等人尤其公开了所谓的芯片最后嵌入(chip-last)方法。

与芯片首先嵌入或芯片中间嵌入工艺形成对比，芯片最后嵌入方法是在完成所有建立层(build-up layer)工艺之后嵌入给定的芯片。该方法的优点现在是众所周知的，然而，芯片最后嵌入的封装不被认为适合于所有芯片类型。例如，对于具有后侧触点(back-side contact)的IC，以及对于其操作参数需要更高散热量的那些芯片，例如功率芯片和高性能逻辑芯片。

发明内容

各种实施例提供一种集成电路封装，所述集成电路封装包括：封装模块，其包括形成在载体中的一个或多个电路互连，其中至少一个顶侧封装触点被形成在所述封装模块的顶侧上并且被电连接到所述一个或多个电路互连中的至少一个电路互连，以及其中腔被形成在封装模块的顶侧处；布置在所述腔中的芯片，所述芯片包括至少一个芯片前侧触点和至少一个芯片后侧触点，其中所述至少一个芯片前侧触点被电连接到所述一个或多个电路互连中的至少一个另外的电路互连；导电结构，其将所述至少一个顶侧封装触点连接到所述芯片后侧触点；以及金属层，其被形成在所述导电结构和所述芯片后侧触点上。

附图说明

为了进一步阐明本发明的上面的和其他的优点和特征，将参照在附图中示出的其特定实施例来提供本发明的更详细的描述。认识到的是，这些附图仅仅描绘本发明的典型实施例，并且因此不应被认为是限制本发明的范围。将通过使用附图、利用附加的特殊性和细节来描述和解释本发明，其中：

图1-3从剖面图示出用于制造示例性封装模块的示例性工艺流程；

图4示出带有具有后侧触点的芯片的示例性集成电路封装的剖面图；

图5示出具有顶层的示例性集成电路封装的剖面图；

图6示出具有热沉和/或金属箔层的示例性集成电路封装的剖面图；

图7-9示出具有顶侧封装触点的如图4-6中的示例性集成电路封装的剖面图；

图10-12示出具有顶侧垫(pad)和/或隔离中间层的如图4-6中的示例性集成电路封装的剖面图；

图13示出具有多个芯片的示例性集成电路封装的剖面图；

图14示出具有隔离的热扩散层的示例性集成电路封装的剖面图；

图15示出带有具有直通硅通路(via)的芯片的示例性集成电路封装的剖面图；

图16和17示出具有在电镀的、溅射的、或结构化金属上的纳米金属或焊料以及其上可选的隔离热沉和/或金属箔层的后侧的示例性集成电路封装的剖面图；

图18-21从剖面图示出用于制造示例性封装模块的另一示例性工艺流程；

图22示出处于反向安装配置的示例性集成电路封装的剖面图；以及

图23-26示出处于反向安装配置的示例性集成电路封装的剖面图的各种另外的实施例。

图27示出根据一个实施例的用于制造集成电路封装的方法。

图28示出根据一个实施例的集成电路封装。

图29-31示出根据一个实施例的用于制造集成电路封装的方法。

图32示出根据一个实施例的用于制造集成电路封装的方法。

图33-36示出根据一个实施例的用于制造集成电路封装的方法。

图36示出根据一个实施例的集成电路封装。

具体实施方式