[实用新型]视频预处理装置

权利要求书

1.一种视频预处理装置，其特征在于，包括：

视频矩阵模块、画面合成模块和图像矩阵模块，所述的视频矩阵模块、画面合成模块和图像矩阵模块两两之间互相连接的，所述的视频矩阵模块、画面合成模块和图像矩阵模块上设有多路视频信号输入端口和输出端口。

2.根据权利要求1所述的视频预处理装置，其特征在于，所述的视频矩阵模块、画面合成模块和图像矩阵模块在现场可编程门阵列FPGA中实现。

3.根据权利要求1所述的视频预处理装置，其特征在于，所述的视频矩阵模块、画面合成模块和图像矩阵模块上的多路视频信号输入端口包括：复合视频广播信号CVBS输入端口、视频图形阵列VGA信号输入端口、音频视频AV信号输入端口和高清视频信号输入端口。

4.根据权利要求1所述的视频预处理装置，其特征在于，所述的视频矩阵模块包括：时钟模块、分辨率判定及数据缓存模块、数据存储控制模块、数据生成模块、分辨率显示模块、视频切换模块、配置模块、串口通信模块和显示模块，

所述数据存储控制模块和所述时钟模块、分辨率判定及数据缓存模块、分辨率显示模块、数据生成模块、串口通信模块相连；

所述时钟模块和所述分辨率判定及数据缓存模块、数据存储控制模块、数据生成模块、分辨率显示模块、视频切换模块、配置模块、显示模块相连；

所述视频切换模块和所述时钟模块、分辨率判定及数据缓存模块相连；

所述分辨率判定及数据缓存模块和所述视频切换模块、时钟模块相连。

5.根据权利要求1至4任一项所述的视频预处理装置，其特征在于，所述的图像矩阵模块包括：

前端模拟视频矩阵及解码器decoer电路模块、FPGA数字视频处理逻辑模块、后端编码器encoder电路模块和通信接口电路模块；

所述FPGA数字视频处理逻辑模块的输入端口和所述前端模拟视频矩阵及解码器decoer电路模块相连，所述FPGA数字视频处理逻辑模块的输出端口和所述后端编码器encoder电路模块、通信接口电路模块相连。

6.根据权利要求5所述的视频预处理装置，其特征在于，所述的FPGA数字视频处理逻辑模块包括：

本地证据8选1模块、远程证据视频处理模块、无缝切换模块和通信模块，所述无缝切换模块和所述本地证据8选1模块、远程证据视频处理模块、通信模块相连。