[实用新型]一种高精度幅相检测系统

说明书

技术领域

本实用新型涉及电子测量领域的信号检测，尤其涉及一种高精度幅相检测系统。

背景技术

在电子测量领域，经常会遇到需要检测两个信号之间的幅度比（增益）和相位差等问题，这也是研究网络相频特性中不可缺少的重要方面。因此在某些领域，精确地测量两个信号之间的幅度比和相位差具有重要的意义。然而，传统的幅度比、相位差的测量需要采用多个中小规模集成电路，不仅电路复杂，测量精度低，测量速度慢，而且适用的频带范围窄，只能测量中频或低频信号。采用模拟器件测量信号幅度和相位的方法，受噪声的影响大，因此迫切需要提出一种新的技术方案来解决上述技术问题。

发明内容

为解决上述问题，本实用新型提供了一种测量精度高、测量频带宽、测试速度快的高精度幅相检测系统。

本实用新型采用的技术方案如下：一种高精度幅相检测系统，包括信号处理电路、模/数转换电路、CPLD逻辑功能电路以及相位极性判别电路，信号处理电路设有两个信号输入端，用于输入被测信号和参考信号，两输入端同时连接到相位极性判别电路，由其判断两信号的相位极性，信号处理电路输出端连接模/数转换电路输入端，模/数转换电路输出端与CPLD逻辑功能电路连接，CPLD逻辑功能电路通过接口电路与计算机连接，相位极性判别电路输出端与CPLD逻辑功能电路连接。

被测信号和参考信号同时输入信号处理电路，由其进行比较，得出两个信号的相位差和幅度比，并转换为电信号输出，在此为电压信号。输出的电信号由模/数转换电路转换为数字信号，便于进一步的数据采集、传输和处理。模/数转换电路与CPLD逻辑功能电路连接，向其输出数据信息，同时还能接受CPLD逻辑功能电路的控制指令，由其控制自身的转换序列。CPLD逻辑功能电路与计算机连接，用于根据计算机指令进行读、写等基本操作，同时传输数据到计算机。接口电路部分用于将板卡通过PC104总线和USB数据线与计算机相连接，进行数据的采集、传输与处理。相位极性判别电路用于判断输入两信号的相位极性，以增加幅相检测系统的测试范围。

上述系统中所述的相位极性判别电路包括分频器和比较器，两信号输入端连接到分频器输入端，分频器输出端连接比较器输入端，比较器输出端与CPLD逻辑功能电路连接。分频器可降低输入信号的频率，两路信号输入比较器，由其进行判别，比较器输出至CPLD逻辑功能电路内部的D触发器，完成输入信号的极性判别，以增加幅相检测系统的测试范围。 

上述系统中的信号处理电路包括一幅相检测芯片，该幅相检测芯片采用AD8302幅相检测芯片。AD8302芯片具有较宽的带宽，可测量从低频到2.7GHz频率范围内两输入信号的幅度比和相位差，测量范围广，测量精度高。  

    本实用新型采用单片集成有幅度比和相位差测量的芯片AD8302作为信号处理电路，利用模/数转换电路进行数据采集，其功能电路采用CPLD代替复杂的数字电路，完成模数转换控制和数据传输等功能，提高了设计的灵活性、稳定性和可靠性，减小了系统体积，具有小体积、高可靠、通用性、智能化、精度高、速度快等特点，同时各电路设计匹配电阻和滤波去耦电容，有效减小信号间的干扰和电源对电路的干扰。

附图说明

下面结合附图对本实用新型的实施方式进行详细描述：

图1是本实用新型的系统框图；

图2是信号处理电路的电路原理图；

图3是模/数转换电路原理图；

图4是CPLD逻辑功能电路电路原理图；

图5是相位极性判别电路电路原理图；

图中，1、信号处理电路，2、模/数转换电路，3、CPLD逻辑功能电路，4、接口电路，5、计算机，6、相位极性判别电路，61、分频器，62、比较器。

具体实施方式

  一种高精度幅相检测系统，如图1所示，包括信号处理电路1、模/数转换电路2、CPLD逻辑功能电路3以及相位极性判别电路6，信号处理电路1设有两个信号输入端，用于输入被测信号和参考信号，两输入端同时连接到相位极性判别电路6，由其判断两信号的相位极性，信号处理电路1输出端连接模/数转换电路2输入端，模/数转换电路2输出端与CPLD逻辑功能电路3连接，CPLD逻辑功能电路3通过接口电路4与计算机5连接，相位极性判别电路6输出端与CPLD逻辑功能电路3连接。如图2所示，信号处理电路1包括衰减器U2和U3、滤波电容C15和C16、匹配电阻R4和R5以及一AD8302幅相检测芯片U5，所述衰减器U2、U3分别连接两路输入信号，另一端与匹配电阻R3、R4和滤波电容C15、C16连接，匹配电阻R3、R4和滤波电容C15、C16连接幅相检测芯片U5输入端。如图3所示，模/数转换电路2包括AD7865模/数转换芯片U1以及与其连接的滤波电容C1、C2、C3、C20和C21、直流电源Vcc和控制电路U6。如图5所示，相位极性判别电路6包括分频器D11、滤波电容C1、C13和C25、匹配电阻R1、R2、R13和R14、比较器U3，所述一路输入信号连接滤波电容C1和匹配电阻R1，滤波电容C1另一端连接分频器D11，所述分频器D11输出与比较器U3反相输入端连接，比较器U3输出端经匹配电阻R14和滤波电容C25组成的并联电路反馈回比较器同相输入端，所述比较器U3输出至CPLD逻辑功能电路的D触发器，两路信号对应的相位极性判别电路组成相同，另一路信号的输入电路图与图5相同，在此不再赘述。如图4所示，CPLD逻辑功能电路3包括模数转换状态控制单元D1、相位极性判别单元D2和数据读取单元D3，所述模数转换状态控制单元D1连接模/数转换芯片U1，另一端连接数据读取单元D3，所述相位极性判别单元D2连接比较器U3输出端，其另一端输出至数据读取单元D3，所述数据读取单元D3与接口电路连接，接口电路4通过PC104总线和USB数据线与计算机5相连接。