[实用新型]一种单端操作的亚阈值存储单元电路

说明书

技术领域

本实用新型涉及工作在亚阈值区域下的一种单端操作的亚阈值存储单元电路，属于集成电路设计技术领域。

背景技术

存储单元阵列是现代片上系统(SOC)的重要组成部分，也往往是系统设计的瓶颈。随着市场对便携式设备的要求不断提高，存储单元阵列的功耗也要随之降低。亚阈值设计是当前存储阵列超低功耗设计的热点。通过降低电源电压(Vdd)进入电路的亚阈值区域——Vdd小于阈值电压(Vth)，进而显著降低系统的动态功耗和静态功耗。亚阈值存储单元阵列的设计尤其显示了亚阈值设计在低功耗方面的优异性能。

随着制造工艺的不断发展，特征尺寸进一步缩小，使得栅长L、栅宽W、氧化层厚度T_OX以及掺杂分布等工艺波动性对器件性能的影响愈发严重。其中随机掺杂波动(Random Dopant Fluctuation，RDF)的影响最大，它会严重影响SRAM单元的稳定性，从而导致失效率迅速上升。作为数字系统的重要组成部分，存储器的失效率将直接影响到系统良率。在典型的超阈值六管存储单元单元设计中，设计者通常利用平衡下拉晶体管、上拉晶体管和传输晶体管之间驱动比关系的方法，在满足良率要求的同时满足存储器单元的高密度要求。但是由于亚阈值区域晶体管驱动电流和阈值电压成指数关系，工艺波动的影响也更加严重，仅靠单纯的调节器件尺寸已经不能满足设计的需要。此外，当电源电压下降到亚阈值区域后，单元稳定性的下降使得half-selection对系统数据的影响加剧，甚至造成数据丢失。因此新型存储单元结构设计成为亚阈值存储电路平衡读写操作、降低half-selection状态、满足设计的良率要求的关键。

在典型的超阈值六管存储单元单元设计中，通常采用双端读写的操作方式实现对数据的正常写入和读出。在双端操作的过程中，数据通过互补的两条位线传输数据，这种数据传输方式尽管带来了速度等方面的优势，同时也带来了更多的切换功耗，造成功耗的损失。因此，使用一条位线传输数据并采用单端操作模式的存储单元逐渐成为研究的热点。同时由于单端操作的存储单元更贴合于对功耗要求严格而对速度要求放宽的亚阈值应用场合。但需要注意的是，单端操作的存储单元也会存在难以写入等问题。因此，如何在保证存储单元正常操作的前提下满足功耗、速度方面的需求成为存储体设计的重要研究方向之一。

发明内容

本实用新型的目的是克服现有技术的缺陷，针对亚阈值电路的实际特点，设计了一种单端操作的亚阈值存储单元电路，具有平衡存储单元的各项指标，使系统性能最优，是一种能够降低half-selection状态影响的低功耗、单端操作的亚阈值存储单元。它能够在保证系统正常操作的前提下，实现动态操作的降低并同时降低half-selection状态对存储单元的影响。

为实现以上目的，本实用新型采用的技术方案如下：一种单端操作的亚阈值存储单元电路，其特征在于：设有两个PMOS管P1、P2及七个NMOS管N1～N7，两个PMOS管P1及P2的体端均分别与各自的源级连接后与电源电压Vdd连接，PMOS管P1的漏极与NMOS管N3、N4、N6的漏极、NMOS管N2的栅极以及PMOS管P2的栅极连接在一起，PMOS管P1的栅极与NMOS管N1、N7的栅极、PMOS管P2的漏极以及NMOS管N2的漏极连接在一起，七个NMOS管N1～N7的体端以及NMOS管N1、N2、N7的源极均接地，NMOS管N1的漏极与NMOS管N3、N4的源级连接在一起，NMOS管N3的栅极连接行写控制信号RWR，NMOS管N4的栅极连接列写控制信号CWR，NMOS管N5的栅极连接读字线RWL，NMOS管N5的漏极连接读位线RBL，NMOS管N5的源极连接NMOS管N7的漏极，NMOS管N6的栅极连接写字线WWL，NMOS管N6的源极连接写位线WBL。

与现有技术相比，本实用新型具有以下优点及显著效果：