[实用新型]半导体封装结构及封装模组

说明书

技术领域

本实用新型属于半导体制造领域技术，尤其涉及一种半导体封装结构和封装模组。

背景技术

晶圆级封装(Wafer Level Packaging，WLP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片完全一致。晶圆级芯片尺寸封装技术彻底颠覆了传统封装如陶瓷无引线芯片载具(Ceramic Leadless Chip Carrier)以及有机无引线芯片载具(Organic LeadlessChip Carrier)等模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。

现有的晶圆级封装技术中，例如是感光芯片的封装，其感光的感光区常受其上的透明基板的影响，使得光线的接收与发射不顺利，从而影响芯片的整体性能。

发明内容

本实用新型的目的在于提供一种半导体封装结构。

本实用新型的又一目的在于提供一种采用上述封装结构的半导体模组。

为实现上述一实用新型目的，本实用新型提供一种半导体封装结构，包括：

基板，其包括上表面以及与上表面相背的下表面，所述基板上包括感光区，以及与所述感光区电性连接的焊垫；

孔洞，自所述基板的下表面朝上表面延伸，所述孔洞暴露出所述焊垫，所述孔洞的靠近所述下表面的开口的口径大于所述孔洞的靠近所述上表面的开口的口径；

导电介质，形成于所述孔洞内，且电性连接至所述焊垫。

作为本实用新型的进一步改进，所述孔洞的侧壁与所述基板的表面之间的一夹角小于或等于90度。

作为本实用新型的进一步改进，所述孔洞内形成有绝缘层，所述绝缘层位于所述孔洞的侧壁。

作为本实用新型的进一步改进，所述导电介质设置于所述孔洞内的绝缘层及所述孔洞的底部上。

作为本实用新型的进一步改进，所述绝缘层设置于所述基板的下表面上，所述导电介质还设置于部分基板下表面的绝缘层上。

作为本实用新型的进一步改进，所述封装结构还包括与所述导电介质电性连接的焊接凸点或触点阵列。

作为本实用新型的进一步改进，所述封装结构还包括形成于所述基板第二表面上的防焊层。

作为本实用新型的进一步改进，所述防焊层上开设有部分暴露所述导电介质的开口，通过所述开口形成有与所述导电介质电性连接的焊接凸点或触点阵列。

为实现上述另一实用新型目的，本实用新型提供一种半导体模组，所述半导体模组包括如上所述的半导体封装结构。

作为本实用新型的进一步改进，所述半导体模组与外接PCB间通过焊接凸点或触点阵列连接。

与现有技术相比，本实用新型移除了感光区上的透明基板，使得光线的接收与发射顺利，提高芯片的整体性能。

附图说明

图1是本实用新型第一实施方式封装结构的形成有收容空间的临时基板的结构示意图；

图2是在图1所示的临时基板上设置粘合剂的结构示意图；

图3是本实用新型第一实施方式封装结构的基板与临时基板配合的结构示意图；

图4是在图3所示的结构中，自基板上制作暴露焊垫的结构示意图；

图5是在图4所示的结构中，于孔洞内制作绝缘层的结构示意图；

图6是在图5所示的结构中，将孔洞底部的绝缘层去除以暴露出焊垫的结构示意图；

图7是在图6所示的结构中，在孔洞内制作与焊垫电性连接的导电介质的结构示意图；

图8是在图7所示的结构中，制作与外界PCB板连接的焊接凸点的结构示意图；

图9是本实用新型第一实施方式封装结构封装完成的结构示意图；

图10是本实用新型第一实施方式的半导体封装方法的流程图；

图11是本实用新型第二实施方式封装结构的临时基板上附着粘着胶的结构示意图；

图12是在图11所示的临时基板光刻粘着胶形成阻隔墙的结构示意图；

图13是本实用新型第二实施方式封装结构的在阻隔墙上设置粘合剂的结构示意图；

图14是本实用新型第二实施方式封装结构的基板与临时基板配合的结构示意图；

图15是在图14所示的结构中，自基板上制作暴露焊垫的结构示意图；

图16是在图15所示的结构中，于孔洞内制作绝缘层的结构示意图；

图17是在图16所示的结构中，将孔洞底部的绝缘层去除以暴露出焊垫的结构示意图；

图18是在17所示的结构中，在孔洞内制作与焊垫电性连接的导电介质的结构示意图；