[实用新型]基于通用格式码表的可变长解码装置

说明书

技术领域

本实用新型涉及一种可变长解码装置，特别的，本实用新型涉及一种基于通用格式码表的可变长解码装置。

背景技术

目前，以H.26X系列为代表的各类可变长视频编解码标准广泛应用于各种视频处理、通信、控制等系统中。视频接收端的视频解码器的性能对系统性能有显著的影响。在现有的视频解码器ASIC(专用集成电路)中，针对不同的视频编解码标准，均采用全硬件逻辑实现的码表设计，即以硬件方式提供针对某种特定视频标准的码表，由硬件系统通过查表匹配的方法查找码流中的码字对应的语法元素的解码结果，从而实现可变长视频码字的解码过程。这种全硬件机制因其查表效率高和性能好的优势而被广泛采用。

然而，这种全硬件逻辑的码表设计存在以下缺点：

-新的视频标准出现后，需要加入针对该新的视频标准的新的硬件逻辑，并重新流片验证投入使用，这样就降低了研发效率，增加了研发成本。

-由于码表的规模和复杂度相当高，直接导致了视频解码器ASIC的面积会相当大。

-这种硬件逻辑实现的码表查表效率高、性能好的优势仅体现在码率较低的条件下，在高码率的条件下，主要的性能瓶颈在于码流输入的带宽，因此整个解码性能并不能匹配该设计预想的性能效果。

实用新型内容

本实用新型提出了一种基于通用格式码表的可变长解码装置，其目的在于克服现有的全硬件逻辑实现的码表的上述缺点，针对不同格式的视频编码标准，抽象了统一通用的可编程码表的定义方法和状态更新方法，从而使得不同的视频标准下的编码结构都能够利用本实用新型的装置和方法进行解码，以此代替了全硬件码表设计，从而达到提高研发效率，降低硬件面积和成本的目的。

根据本实用新型的一方面，提出了一种基于通用格式码表的可变长解码装置，该装置包括：

-指令译码器，接收解码指令并对解码指令进行译码输出指令译码结果；

-地址计算器，根据所述指令译码结果或地址状态寄存器返回的地址状态变量计算码表地址并读取输入码流中的数据；

-码表存储器，用于存储码表数据，所述码表存储器根据所述地址计算器提供的码表地址和所读取的输入码流中的数据来输出码表中的表项；

-表项译码器，接收码表存储器输出的所述表项，并对所述表项进行译码，通过译码的结果确定地址状态变量和语法状态变量；

-地址状态寄存器，接收所述地址状态变量并输出给地址计算器；

-语法状态寄存器，接收所述语法状态变量并在解码结束时输出该语法状态变量；

-码表装配器，接收码表数据并加载到码表存储器中，所述码表数据包含多个码表且针对不同的视频标准具有统一的通用格式。

优选地，所述码表数据中包括多个码表，每个码表具有特定的类别以及与之唯一对应的码表地址，每个码表包括多个表项，每个表项具有与之唯一对应的索引号。

优选地，所述多个码表分为0bit码表、1bit码表......Nbit码表，N≥0且N为整数，Nbit码表中包含2^N个表项，通过码流中的Nbit数据可对Nbit码表进行查找，得到与该Nbit数据表示的索引号相对应的表项。

优选地，其中每个所述表项包括以统一的格式表示的以下信息中的一个或多个：

-对码流中的Nbit进行查表解码得到的解码值；

-解码值的符号位；

-当前查表后，应在码流中删除多少个比特；

-当前查表后，码字是否结束；

-下一次查表的地址和码表类型；

所述表项译码器根据以上信息确定所述地址状态变量和所述语法状态变量，其中所述地址状态变量用于指示下一个需要查找的码表地址和码表类型，所述语法状态变量包含解码结果的语法信息。

优选地，其中地址计算器根据指令译码结果提供的码表地址或地址状态变量提供的码表地址确定所述码表存储器中的码表，并根据指令译码结果提供的码表类型或地址状态变量提供的码表类型从输入码流中读出Nbit数据，并通过该Nbit数据确定所述码表中的表项。

优选地，所述语法状态变量中还包含下一次查表之前需在码流中删除多少个数据的信息，在针对当前读取的数据的解码完成并确定合法之后，将相应个数的数据从输入码流中删除。