[实用新型]一种用于芯片静电保护的验证装置

说明书

技术领域

本实用新型涉及一种静电保护验证技术，更具体地，涉及一种基于二极管网络的芯片静电保护验证装置。

背景技术

静电放电(ESD)在集成电路产业中造成的电路失效占有相当大的比重，随着电路的集成度增加、栅氧厚度减薄、多电源、混合信号模块在复杂电路中的运用、更大的芯片寄生电容和更高的工作频率，这些都会导致先进器件和电路对ESD更加敏感。也就是说，静电保护(ESD)是所有半导体芯片设计的关键一步，决定了芯片的可靠性及使用寿命。随着芯片复杂性的增加，芯片的输出管脚也随之增加，进一步增加了静电保护设计难度。长期以来，静电保护的设计基本还是根据经验，各企业及研究单位根据自己的经验来进行静电保护的设计，缺乏一种标准化、可移植和便捷的检验方法。

传统上，采用如图1所示的两管脚1和2之间的静电保护结构。当管脚1为高电平，管脚2为低电平时，静电荷的泻放路径如图1中的曲线所示，类1和类2是静电保护器件。类1器件单向导通的器件，一般为二极管，类2器件为可双向导通的夹脚clamp器件。由图可见，如果管脚数到达40，那么就至少需要检查1560种静电荷放电路径，工作量很大，而且会影响完备性和准确性。因此，找到一种方便，可靠的芯片静电保护检验方法，就显得非常必要。

实用新型内容

为克服现有技术的上述缺陷，本实用新型提出一种用于芯片静电保护验证装置。

根据本实用新型的一个方面，提出了一种用于芯片静电保护的验证装置，该静电保护验证装置为网络结构，其中在所述网络结构中包括多个静电保护验证子单元、多组电源端以及多组单元接地端；在所述网络中包括第一类静电保护器件、第二类静电保护器件和第三类静电保护器件；所述第一类静电保护器件为二极管；所述第二类静电保护器件为夹脚类器件，第三类静电保护器件是寄生二极管。

每个静电保护验证子单元包括两个第一类静电保护器件和一个第二类静电保护器件，两个第一类静电保护器件串联连接后，与第二类静电保护器件并联连接；其中，该并联结构中，一个第一类静电保护器件的阴极和该第二类静电保护器件的一端分别与电源连接；另一个第一类静电保护器件的阳极和第二类静电保护器件的另一端分别与地连接；在串联方向的任意两个静电保护验证子单元的电源端之间布置一个第三类静电保护器件。

该静电保护验证装置为矩形网络结构，其中矩形网络结构的每一竖边均包括n个静电保护验证子单元，每一横边均包括m个静电保护验证子单元，其中n≥1，n为自然数，并且m≥1，m为自然数。

将多个第三类静电保护器件分别连接在不同组静电保护验证子单元的电源之间。

当多组静电保护验证子单元的电源为3个时，采用3个第三类静电保护器件分别连接在不同组电源之间。

采用并联反向二极管连接于不同的单元地之间。

使用这种装置可以大大减少静电设计和检验周期，提高可靠性，并极大的节约流片成本。通过该技术可以取得以下有益效果：1.操作简单、使用方便；2.移植性强；3.可以方便的采用程序自动化；4.完备性强，不会遗漏任何一路的静电放电通路。

附图说明

图1为传统两管脚之间的静电保护示意图；

图2是根据本实用新型的具体实施例的芯片静电保护验证装置；

图3是根据本实用新型芯片静电保护验证装置的仿真流程图。

如图所示，为了能明确实现本实用新型的实施例的结构，在图中标注了特定的结构和器件，但这仅为示意需要，并非意图将本实用新型限定在该特定结构、器件和环境中，根据具体需要，本领域的普通技术人员可以将这些器件和环境进行调整或者修改，所进行的调整或者修改仍然包括在后附的权利要求的范围中。

具体实施方式

下面结合附图和具体实施例对本实用新型提供的一种用于芯片静电保护验证装置进行详细描述。

同时，在这里做以说明的是，为了使实施例更加详尽，下面的实施例为最佳、优选实施例，对于一些公知技术本领域技术人员也可采用其他替代方式而进行实施；而且附图部分仅是为了更具体的描述实施例，而并不旨在对本实用新型进行具体的限定。

本实用新型涵盖任何在本实用新型的精髓和范围上做的替代、修改、等效方法以及方案。为了使公众对本实用新型有彻底的了解，在以下本实用新型优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本实用新型。另外，为了避免对本实用新型的实质造成不必要的混淆，并没有详细说明众所周知的方法、过程、流程、元件和电路等。