[实用新型]一种支持局部复位的总线桥装置

说明书

技术领域

本实用新型涉及一种支持局部复位的装置。

背景技术

理想情况下，同步电路中所有的触发器都是用同一个时钟，此时的时序问题非常方便解决。然而，现实通信领域的设计中，多时钟的情况普遍存在，尤其是在嵌入式系统中，出于低功耗的考量，引入IP（（Intellectual Property），定制、半定制ASIC（Application Specific Integrated Circuit，专用集成电路），使得在通信系统中的时钟数量还有不断上升的趋势。

时钟域可以这样来定义，指由同一个时钟控制的一组时序单元，该时钟必须来自同一个时钟树。

在一个多时钟域的系统中，多个模块工作在不同的时钟频率下，每个模块会受全局复位信号和局部复位信号的控制。每个时钟域都会将全局复位信号同步到本时钟域中，这会造成系统中多个模块之间复位信号不同时释放。时钟频率高的模块已经进入了开始正常的状态，而时钟频率低的模块还处于复位状态，这种情况在一个包含高速系统总线和低速局部总线的系统中最为常见。在这样的条件下，会存在两个方面的问题。一个方面的问题是，这种情况会给软件调试带来一定的困难；另一个方面的问题是系统在等待低速模块就绪的过程中会有较大的功耗损失。

关于一个方面的问题，比如当系统复位释放时，高速模块和低速模块都将系统复位信号同步到自己的模块中，但因不同时钟域的模块间时钟频率不同，高速模块的复位信号将先于低速模块的复位信号得到释放，此时当已经从复位模式进入工作模式的高速模块访问还处于复位模式的低速模块时，将不会得到正确响应，软件调试会进入“卡死”状态。

对于另一个方面的问题，则如同短板效应，当系统复位信号释放时，整个系统不同频率的模块根据各自的时钟频率陆续将系统复位信号的释放过程同步到自己模块中，继而从复位模式进入工作模式。因系统内部各模块之间存在各种信息传递，则系统能够正常工作的时间取决于时钟频率最慢的模块恢复到工作模式的时间。在等待最慢模块复位释放进入工作模式期间，系统内的其他模块因处于工作状态将会有寄存器翻转的动作而造成一定的功耗损失。

以上描述表明，系统或者说上层应当准确地知道功能模块或者说底层模块是否处于局部复位状态，尤其是在嵌入式系统中，如SoC（System on Chip，片上系统）集成有许多不同的IP时，若不能准确知道功能模块的状态，系统总线可能因某个IP局部复位而挂死。

发明内容

本实用新型的目的在于提供一种支持局部复位的总线桥装置，从而，避免系统总线不会因某个IP局部复位而挂死。

依据本实用新型的一个方面，一种支持局部复位的总线桥装置，包括用于匹配连接系统总线的系统总线接口和用于匹配连接局部总线的局部总线接口，以及互联在系统总线接口与局部总线接口间的数据缓存模块，还包括一挂接在系统总线上的同步模块，以把系统复位信号同步到所述局部总线接口相匹配的时钟域；

一复位管理模块受控于同步后的所述系统复位信号依据所属的时钟域运算后而输出一个局部复位信号至所述局部总线接口，局部总线接口则在局部复位信号有效的情况下，将局部总线读数据端口数据置为一预定值，从而，若系统总线访问以所述局部总线接口为接口的局部模块而读取的数据为所述预定值时，即获知所述局部模块处于局部复位状态；同时，局部复位信号有效时将清空数据缓存模块读缓存。

上述支持局部复位的总线桥装置，所述复位管理模块输入端还设有一用于引入DFT的复位信号的引脚。

上述支持局部复位的总线桥装置，所述同步模块设有用于兼容DFT的test_mode, scan_en和 ext_rst_n端口。

依据本实用新型，将从模块或者说局部总线挂接的局部模块的复位状态通过一个预定的复位标识反映到系统总线上，使得系统或者上层设备能够准确的知晓从模块的局部复位状态，这样，上层设备或者主机就可以避免对相关从模块的某些操作。从而，如在SoC上集成有许多不同的IP时，系统总线不会因为某个IP局部复位而挂死。而对数据缓存模块的清空操作还可以保证在IP重新启用时的系统的稳定性。

附图说明

图1为依据本实用新型的一种总线桥装置的结构原理框图。

图2为一种同步模块的电路原理图。

具体实施方式

参照说明书附图1所示的一种总线桥装置，他有五个主要的单元，分别是同步模块、复位管理模块、系统总线接口（slave接口，即从设备接口）、数据缓存模块和局部总线接口（master接口，即主机接口）。