[实用新型]上部改善环及蚀刻腔室

说明书

技术领域

本实用新型涉及半导体制造领域，尤其涉及一种上部改善环及蚀刻腔室。

背景技术

半导体的制造程序，其工艺步骤繁多，且制程复杂，需要有非常精密的设备和细心的作业，才能达到无缺点的品质。在一系列制造程序中，最为重要的步骤之一就是蚀刻。一般蚀刻可分为湿式蚀刻(WET ETCH)及干式蚀刻(DRY ETCH)两种。而所谓干式蚀刻（也称为干法蚀刻或干蚀刻），则是利用干蚀刻机台产生电浆将所欲蚀刻之薄膜，反应产生气体，由PUMP抽走达到图案定表之目的。在干蚀刻技术中，一般多采用电浆蚀刻(Plasma Etching)与活性离子蚀刻(Reactive Ion Etching，RIE)，通常电浆蚀刻使用较高的压力(大于200mT)及较小的RF功率，当芯片浸在电浆之中，曝露在电浆之表层原子或分子与电浆中之活性原子接触并发生反应而形成气态生成物而离开晶面造成蚀刻，此类蚀刻即称之为电浆蚀刻。所谓电浆即为气体分子在一电场中被游离成离子(正、负电荷)、电子、及中性基等，在纯化学反应中，采用中性基为蚀刻因子，在RIE时，取活性离子作为蚀刻因子。在电浆蚀刻时，电浆里包含了活性原子、活性离子(正离子)及电子，当压力较低(小于100mT)且气体两端所加之电压(RF Power)够高时，活性离子即被迅速加速冲向电极上之芯片，而撞击晶面上曝露在电浆中的表层，将表层之原子击出，再与活性原子反应因而造成蚀刻。

一个晶圆上面均匀的分布着许多个小的功能区域（Die），每个区域就是一个独立的小芯片。所以晶圆表面必须被均匀同等的蚀刻，才能够保证每个小的Die的功能的一致性，也就是半导体中的良率（Yield）。但由于电浆在制程腔中的分布特性，以及晶圆本身沿中心到边缘的材质特性的不一样导致了在蚀刻过程中晶圆由里到外的被蚀刻均匀度的不一样。均匀度（Uniformity）是一种测量值的平均分布。藉以表示芯片内各测量点的数值或是芯片间其测量值的变化。在IC制程中，常用以表示薄膜厚度，线宽在整片芯片内或芯片间的分布。均匀度愈小，表示各点变化愈小。亦即表示芯片制程品质较佳，也是制程能力愈好的表现。所以在蚀刻过程中的线宽/线宽均匀度（CD/CDU）也是一个重要的参数，会直接影响最终的测试效果及良率。在蚀刻机台的蚀刻腔内会用到上部边缘环（Top Edge Ring，也称为上部改善环），扩大整个晶圆的虚拟面积的原理，以改善蚀刻的均匀度。但随着RF次数的增加，Top Edge Ring也会被蚀刻损耗掉，会导致蚀刻均匀度的变差，甚至会有缺陷（defect）产生的风险。因此蚀刻机台上Top Edge Ring必须定期更换，生产成本巨大。

具体地，请参阅图1和图2，现有的蚀刻腔室，包括腔体以及位于腔体内的用于吸附晶圆1’的静电卡盘2’、下部绝缘环3’和上部改善环4’，所述静电卡盘2’具有向上凸出的中部，所述向上凸出的中部由下至上依次穿设于所述下部绝缘环3’和所述上部改善环4’。所述上部改善环4’包括环状本体41’，所述环状本体41’的上表面的内侧端设有环形凹口42’。上部改善环4’的作用是根据相似材质有相似特性的原理，用以扩大晶圆的物理半径，以改变晶圆的周边区域和中心区域的蚀刻均匀度。请参阅图3，现有的上部改善环4’的环状本体41’的厚度a₁’通常是15毫米，所述环形凹口42’沿竖直方向的凹陷深度a₂’范围是3.5毫米，所述环形凹口42’沿水平方向的凹陷深度a₃’是3毫米。

然而，随着使用时间的增长，一方面，上部改善环4’会由于蚀刻工艺变薄且其表面变粗糙，以致其原先改善均匀度的作用会大为减弱。另一方面，上部改善环4’的环形凹口42’处没被晶圆1’盖住的地方会被蚀刻出现小凹槽43’（如图4所示），当出现小凹槽43’时，蚀刻产生的一些小颗粒的杂质东西容易积聚到小凹槽43’中，并且位于小凹槽43’中的杂质颗粒非常容易由于蚀刻腔体内的气流飘落到晶圆1’上。所以，上述两个原因决定了上部改善环4’的使用时间，其使用一定时间后必须进行更换，上部改善环4’的使用寿命非常短，造成了材料的大量浪费，提高了生产成本。

因此，如何提供一种可以延长上部改善环的使用寿命、降低生产成本的上部改善环和蚀刻腔室是本领域技术人员亟待解决的一个技术问题。

实用新型内容

本实用新型的目的在于提供一种结构简单、使用方便的上部改善环和蚀刻腔室，其可以使上部改善环的使用寿命双倍增加，有效降低生产成本。

为了达到上述的目的，本实用新型采用如下技术方案：