[实用新型]一种基于MicroBlaze软核的多路SSI数据采集模块

说明书

技术领域

本实用新型属于数据采集技术领域，尤其是一种基于MicroBlaze软核的多路SSI数据采集模块。

背景技术

数据采集技术是采集传感器的温度、压力、流量、位移等模拟信号并转换成计算机能识别的数字信号，最后进行相应的计算存储和处理。利用数据采集技术能够实现对某些物理量的监测和控制功能。

现有的数据采集系统一般是以移位寄存器+状态机的方式实现，主要由控制单元、接收单元、发送单元、总线、PC机组成，其特点如下：1、接收数据：从串行引脚接收数据→将数据发送到移位寄存器→从移位寄存器将数据发送到数据缓冲区；2、发送数据：从发送数据缓冲区取出数据→将数据发送到移位寄存器→将移位寄存器数据从串行引脚发出；3、数据运算：采集后的数据不能自运算，必须发送到PC机，在PC机内进行数据运算。其存在的问题是：1、数据传送过程比较慢，数据不能直接从移位寄存器发送到CPU,增加了移位寄存器→数据缓冲区→总线→PC机→CPU中间的三个环节；2、数据运算过程比较慢，数据不能从移位寄存器直接发送到CPU运算，还必须经过中间的数据缓冲区→总线→PC机，再由PC机的CPU进行计算，延长了数据运算过程的周期时间。

发明内容

本实用新型的目的在于克服现有技术的不足，提供一种基于FPGA的多路SSI数据采集模块，解决了数据采集过程慢、运算周期长的问题。

本实用新型解决其技术问题是采取以下技术方案实现的：

一种基于MicroBlaze软核的多路SSI数据采集模块，包括设置在FPGA内的CPU和SSI多路采集单元，该SSI多路采集单元由一个寄存器阵列和一个数据采集子单元连接构成，该寄存器阵列一方面通过PLB总线与CPU相连接，另一方面与数据采集子单元相连接，该数据采集子单元通过信号线和编码器相连接用于采集编码器的数据并传输给寄存器阵列，该寄存器阵列将采集的数据通过PLB总线传送给CPU。

而且，所述的寄存器阵列包括数据位寄存器SSI_BITS、控制寄存器SSI_CTL、状态寄存器SSI_STAT、分频系数寄存器SSI_CLKDIV和数据寄存器SSI_DATA，数据位寄存器SSI_BITS、控制寄存器SSI_CTL、状态寄存器SSI_STAT、分频系数寄存器SSI_CLKDIV作为控制信号与数据采集子单元相连接，数据寄存器SSI_DATA作为数据信号与数据采集子单元相连接。

而且，所述的数据采集子单元包括分频单元、采样单元、格雷码转换单元，分频单元的输入端与输入控制信号相连接，分频单元的输出信号分别连接到采样单元和编码器，采用单元的采样输入端与编码器相连接进行数据采样，采样单元的输出端与格雷码转换单元相连接将采样数据传送给格雷码转换单元，格雷码转换单元进行数据转换后传送给寄存器阵列。

而且，所述的输入控制信号包括CPU的时钟信号CLK、控制寄存器的启动信号START、分频系数寄存器的分频系数信号DIV。

而且，所述的CPU为一个MicroBlaze软核。

本实用新型的优点和积极效果是：

本实用新型设计合理，通过FPGA内置的CPU和SSI多路采集单元实现对多路编码器的数据采集和处理功能，全部数据采集处理过程均在FPGA内即可完成，缩短了数据传输途径和运算途径，从而提高了多路数据采集的速度，解决了数据采集过程慢、运算周期长的问题。

附图说明

图1是本实用新型的结构及其应用连接示意图；

图2是本实用新型的数据采集子单元的电路方框图；

图3是本实用新型的数据采集子单元的外部接口示意图。

具体实施方式

以下结合附图对本实用新型实施例做进一步详述：

一种基于FPGA的多路SSI数据采集模块，如图1所示，包括设置在FPGA内的CPU和SSI多路采集单元，CPU与SSI多路采集单元通过PLB总线相连接进行双向通讯。所述的CPU为一个MicroBlaze软核，其通过ISA单元与上位机控制单元相连接，所述的SSI多路采集单元由一个寄存器阵列和一个数据采集子单元连接构成，该寄存器阵列一方面通过PLB总线与CPU相连接，另一方面与数据采集子单元相连接，该数据采集子单元通过信号线和四路编码器以并联方式相连接用于采集编码器的数据并传输给寄存器阵列，该寄存器阵列将采集的数据通过PLB总线传送给CPU。