[实用新型]一种数字音频信号传输设备

说明书

技术领域

    本实用新型涉及一种远程数据传输设备，特别是一种数字音频信号传输设备。

背景技术

业内常用的数字音频信号采用I2S的格式,I2S有4个主要信号：1.串行时钟SCLK，也叫位时钟（BCLK），即对应数字音频的每一位数据，SCLK都有1个脉冲。SCLK的频率=2×采样频率×采样位数。2. 帧时钟LRCK，用于切换左右声道的数据。LRCK为“1”表示正在传输的是左声道的数据，为“0”则表示正在传输的是右声道的数据。LRCK的频率等于采样频率。3.串行数据SDATA，就是用二进制补码表示的音频数据。4. 主时钟信号MCLK，称为主时钟，也叫系统时钟（Sys Clock），是采样频率SCLK的6倍或9倍。在远距离传输的应用中，带宽直接影响到传输的速度和传输效率，为了节约宝贵的带宽，需要传输尽可能少的必须的信号。在以上的4个信号中，主时钟信号MCLK是可以采取一些技术手段，而不需要传输的。

目前普遍使用的技术手段是利用MCLK相对于SCLK的倍数关系，采用PLL（频率合成器），在接收端以SCLK为PLL的输入，并设定倍数，6倍或9倍，就可以输出MCLK。但这方案有以下的缺点：1）PLL成本比较高，2）要求作为的输入信号的SCLK频率很稳定，这在远传的应用中不一定能满足。

发明内容

为解决上述问题，本实用新型公开了一种数字音频信号传输设备，通过在接收端利用CPLD恢复信号，生成匹配的MCLK信号，减少了远程信息传输的数据量，节约了传输带宽，降低了信号传输的成本。

本实用新型公开的数字音频信号传输设备，包括接收端和发送端，接收端包括配置接口、DAC、本地振荡器和CPLD，配置接口连接在CPLD上，本地振荡器向CPLD输出MCLK信号， CPLD向DAC输出信号。

本实用新型公开的数字音频信号传输设备的一种改进，接收端接收发送端输出的SCLK、LRCK和SDATA三个信号。

本实用新型公开的数字音频信号传输设备的又一种改进，发送端输出的SCLK、LRCK和SDATA信号输入到CPLD。

本实用新型公开的数字音频信号传输设备的又一种改进，CPLD向DCA输出SCLK、LRCK、SDATA、MCLK四个信号。

本实用新型公开的数字音频信号传输设备，通过在接收端由本地振荡器生成MCLK，有效地减少了远程信号的传输量，节约传输带宽，降低了数据传输成本。

附图说明

图1、本实用新型公开的数字音频信号传输设备的系统结构图；

图2、本实用新型公开的CPLD内部逻辑结构图。

具体实施方式

下面结合附图和具体实施方式，进一步阐明本实用新型，应理解下述具体实施方式仅用于说明本实用新型而不用于限制本实用新型的范围。需要说明的是，下面描述中使用的词语“前”、“后”、“左”、“右”、“上”和“下”指的是附图中的方向，词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。

如图1和图2所示，本实用新型公开的数字音频信号传输设备，包括接收端和发送端，接收端包括配置接口、DAC、本地振荡器和CPLD，配置接口连接在CPLD上，本地振荡器向CPLD输出MCLK信号， CPLD向DAC输出信号。

作为一种优选，接收端接收发送端输出的SCLK、LRCK和SDATA三个信号。

作为一种优选，发送端输出的SCLK、LRCK和SDATA信号输入到CPLD。

作为一种优选，CPLD向DCA输出SCLK、LRCK、SDATA、MCLK四个信号。

发送端是传输SCLK,LRCK,SDATA三个信号，在接收端，用本地振荡器产生MCLK，当然，这里产生的MCLK与发送端的MCLK是没有同步关系的，只是频率大体一样。

如图2所示，CPLD内部被配置成两部分组成，一是双端口双时钟缓存器，用输入的SCLK作为写时钟；利用本地振荡器产生的MCLK作为读时钟，读取之前写入的数据。

二是分频器，按6或9倍分频生成SCLK_out，

另外，MCLK_out与MCLK_in是直通的。

通过以上的逻辑结构，可以实现利用本地的MCLK，产生与MCLK同步的SCLK_out，LRCK_out和SDATA_out。MCLK_out、SCLK_out，LRCK_out和SDATA_out这4个信号，组成了完整的数字音频信号输入到DAC，DAC再输出左声道输出信号和右声道输出信号。