[实用新型]双调谐锁相式快跳源

说明书

技术领域

本实用新型涉及频率合成技术领域，特别是涉及一种数字双调谐锁相式快跳源。

背景技术

数字锁相式频率源，因为其体积小、成本低、杂散抑制度高等特点，被广泛运用于各类系统中，是一种最常见的频率源。但是数字锁相式频率源是由一个惰性环路经过频率捕捉和相位捕捉来实现锁相的，所以其频率转换时间较长（一般≥40μs），而要缩短频率转换时间就必须以降低杂散抑制为代价。即对于数字锁相式频率源来说，其频率转换时间和杂散抑制度是两个矛盾的指标。因此，现在的数字锁相式频率源通常会选择一个折中的参数，使得频率转换时间和杂散抑制度均能满足指标要求。但若是频率源的频率转换时间和杂散抑制度指标均要求较高时，就很难同时满足指标要求。

直接数字式频率合成就是人们所说的DDS（Direct Digital Synthesis）。直接数字式频率合成器的频率转换时间速度快，频率分辨率极高，频率转换过程相位连续，易于实现调制。由于DDS的以上优点，其应用环境非常广。目前基于DDS实现的快跳源其频率转换时间可小于1μs，因此在很多需要捷变频系统中大量使用的还是基于DDS实现的快跳源。

由于无线电通信和雷达技术的提高，对系统性能提出了更高更严格的要求。系统相应地也对频率源的杂散抑制性能和相位噪声特性提出了更高更严格的要求。同时，为了对抗有源干扰，系统还要求频率源具有快速跳频功能。传统的基于DDS变频方法实现的快跳源因其频率转换时间非常快，大量应用于捷变频系统中，但此类快跳源往往体积较大、成本较高、功耗很大。

实用新型内容

本实用新型的目的是提供一种双调谐锁相式快跳源，其在数字锁相式频率源技术的基础上，通过提前预置VCO（压控振荡器）的调谐电压，使锁相环直接进入快速捕获带，大大减少了频率源进行频率捕获所需要的时间，实现了快速频率锁定，同时又不影响杂散抑制指标，极大的改善了频率源的性能。

本实用新型或发明采用的技术方案如下：双调谐锁相式快跳源，其特征在于：包括信号振荡电路1、锁相环路电路2、放大滤波电路3和控制电路4。

所述信号振荡电路1、锁相环路电路2、放大滤波电路3依次相连；

所述控制电路4与锁相环路电路2相连。

作为优选，所述信号振荡电路1包括一个晶体振荡器。

作为优选，所述锁相环路电路2包括依次相连的锁相环5、环路滤波电路6、模拟开关7、压控振荡器8和功分器9；

所述功分器9的第一输出端与锁相环5相连。

作为优选，所述放大滤波电路3包括依次相连的放大电路10和滤波电路11；

所述放大电路10与功分器9的第二输出端相连。

作为优选，所述控制电路4包括CPLD控制芯片12、D/A采样器13和A/D采样器14；

所述CPLD控制芯片12分别与D/A采样器13、A/D采样器14相连；

所述CPLD控制芯片12又与锁相环5相连；

所述D/A采样器13又与模拟开关7相连；

所述A/D采样器14又与模拟开关7的输出线相连。

作为优选，所述功分器9的两个输出端，输出能量力相同。

作为优选，所述放大电路10包括一个单片放大器。

作为优选，所述滤波电路11包括依次相连的一个带通滤波器和一个低通滤波器。

作为优选，所述带通滤波器和低通滤波器的连接顺序是可以改变的。

作为优选，所述晶体振荡器为一个恒温晶体振荡器。

与现有技术相比，本实用新型的有益效果是：

1、本实用新型是一种基于锁相环式双调谐快跳源，在频率转换时间、体积、成本、功耗之间找到了一个很好的平衡点；

2、双调谐锁相式快跳源，实现了快速频率锁定，同时又不影响杂散抑制指标；

3、信号振荡电路为一个恒温晶体振荡，具有低相噪、高温度稳定度的特点。

附图说明

图1为本实用新型的工作原理图。

图2锁相环路电路工作原理图。

图3为放大滤波电路工作原理图。

图4为控制电路工作原理图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的说明。

如图1所示，双调谐锁相式快跳源包括信号振荡电路1、锁相环路电路2、放大滤波电路3和控制电路4。

所述信号振荡电路1、锁相环路电路2、放大滤波电路3依次相连；

所述控制电路4与锁相环路电路2相连。

所述信号振荡电路1包括一个晶体振荡器。