[实用新型]一种自检测数字自动增益控制电路

权利要求书

1.一种自检测数字自动增益控制电路，其特征在于：包括延迟单元电路、脉冲生成电路、寄存器电路、控制电路（32），其中寄存器电路由寄存器一（Re1）、组合逻辑单元（31）、寄存器二（Re2）组成，寄存器一（Re1）的Q端和寄存器二（Re2）的D端通过组合逻辑单元（31）连接，寄存器二（Re2）的Q端连接到控制电路（32）；AGC输入信号（MAG）一路连接寄存器一（Re1）的D端；AGC输入信号（MAG）另一路通过延迟单元电路和脉冲生成电路生成脉冲（CLK_），通过这些脉冲（CLK_）去触发相对应的寄存器一（Re1）来采样AGC输入信号（MAG），通过组合逻辑单元（31）传输给寄存器二（Re2），同时主时钟信号（Main_CLK）触发寄存器二（Re2），所得寄存器二（Re2）的信号传输给控制电路（32），再由控制电路（32）输出AGC输出信号（AGC_OUT[4:0]）。

2.如权利要求2所述的自检测数字自动增益控制电路，其特征在于：所述延迟单元电路由N个延迟单元（DL）组成，所述脉冲生成电路由N个脉冲生成单元（PL）组成、所述寄存器电路由N组寄存器一（Re1）、组合逻辑单元（31）、寄存器二（Re2）组成，AGC输入信号（MAG）通过延迟单元电路和脉冲生成电路生成脉冲CLK_1﹑CLK_2﹑… CLK_N，通过这些脉冲CLK_1﹑CLK_2﹑… CLK_N去触发相对应的寄存器一Re1_1、Re1_2、…Re1_N来采样AGC输入信号（MAG），通过组合逻辑单元（31）传输给对应的寄存器二Re2_1、Re2_2、…Re2_N，同时主时钟信号（Main_CLK）触发寄存器二Re2_1、Re2_2、…Re2_N，所得寄存器二的信号传输给控制电路（32）。

3.如权利要求1或2所述的自检测数字自动增益控制电路，其特征在于：所述延迟单元电路由时钟反相器串联构成。