[实用新型]高速输入输出接口及其接收电路

说明书

技术领域

本实用新型涉及高速接口领域，尤其涉及一种带前向时钟的高速输入输出接口(I/O)的接收电路。

背景技术

由于时钟抖动、偏斜、队列间同步以及串扰噪声等各种非理想因素的影响，并行传输速率的进一步提高面临巨大的挑战。串行传输方式逐渐成为深亚微米下高速数据传输系统的主要选择。

图1示出了现有的一种带前向时钟的高速输入输出接口结构。如图1所示，所述输入输出接口包括发送端(或称发送电路)和接收端(或称接收电路)。所述发送端包括发送D触发器、数据发送缓存、锁相环(PLL)和时钟发送缓存。所述接收端包括数据接收缓存、接收D触发器、时钟接收缓存、延迟锁相环(DLL)和相位积分器(PI)。

延迟锁相环可以根据输入时钟信号恢复得到恢复时钟信号，但是恢复时钟信号与输入时钟信号有一个固定的相位差。然而，由于延迟锁相环的输出信号与输入信号直接相关，输入信号的抖动和频率漂移会直接反映到恢复时钟信号，从而影响到了接收端的性能。因此，希望提出一种改进的技术方案来克服上述问题。

实用新型内容

针对现有技术中存在的问题，本实用新型提出一种高速输入输出接口的接收电路，其可以减小了输入抖动及频偏的影响，增强了接收电路的性能。

针对现有技术中存在的问题，本实用新型提出一种高速输入输出接口，其可以减小了输入抖动及频偏的影响，增强了接收电路的性能。

根据本实用新型的一个方面，本实用新型提出一种高速输入输出接口的接收电路，其包括：接收并缓存来自发送电路的数据信号的数据接收缓存；根据数据采样时钟信号对来自所述数据接收缓存的数据信号进行采样得到输出数据的接收数据采样电路；接收并缓存来自发送电路的时钟信号的时钟接收缓存；根据来自所述时钟接收缓存的时钟信号恢复得到恢复时钟信号的时钟恢复电路，根据所述恢复时钟信号得到所述数据采样时钟信号的第一相位积分器。其中所述时钟恢复电路包括锁相环、第二相位积分器和时钟采样电路，所述锁相环产生本地参考时钟信号，所述第二相位积分器根据本地参考时钟信号和来自所述时钟接收缓存的时钟信号得到时钟采样时钟信号，所述时钟采样电路基于所述时钟采样时钟信号对来自所述输入时钟缓存的时钟信号进行采样得到所述恢复时钟信号。

根据本实用新型的一个方面，本实用新型提出一种高速输入输出接口，其包括发送电路以及如上所述的接收电路。

与现有技术相比，本实用新型采锁相环和相位积分器组成的时钟恢复电路对时钟进行恢复，使得恢复时钟信号与输入时钟信号不直接相关，减小了输入时钟信号的抖动和频偏的影响，提高了稳定性。

附图说明

图1为现有技术的高速输入输出接口的结构示例图；

图2为本实用新型中的高速输入输出接口在一个实施例中的结构示例图；

图3为图2中的时钟恢复电路中的锁相环在一个实施例中的结构框图；

图4为图2中的时钟恢复电路中的第二相位积分器在一个实施例中的结构框图；

图5为图4中的相位积分器的各个信号的时序示意图。

具体实施方式

下面结合附图对本实用新型做详细说明。

图2为本实用新型中的高速输入输出接口在一个实施例中的结构示例图。如图2所示，所述高速输入输出(I/O)接口包括发送电路(或称发送端)100和通过通讯通道300与所述发送电路100进行通讯的接收电路(或称接收端)200。

所述发送电路100包括多个数据发送通道和一个时钟发送通道，在数据发送通道上包括发送数据采样电路110和数据发送缓存120，在时钟发送通道上包括锁相环130和时钟发送缓存140。所述锁相环130基于发送电路100的本地参考时钟信号得到采样时钟信号，并将所述采样时钟信号经由时钟发送缓存140和通讯通道300发送至接收电路200。所述数据采样电路110根据锁相环130输出的采样时钟信号对输入数据Data in进行采样，并将采样数据经由数据发送缓存120和通讯通道300发送至接收电路200。

在一个实施例中，所述发送数据采样电路110为D触发器。