[实用新型]无频综器的铷钟频率变换电路

说明书

技术领域

本实用新型涉及原子频标技术领域，特别是一种通过改进的无频综器的铷钟频率变换电路，该电路适用于制作小型化铷原子频标。 

背景技术

铷原子频标具有体积小、功耗、环境适应性强、高频率稳定度和低漂移率等优点。虽然频率稳定度和漂移率指标不及铯、氢原子频标，但其所具有结构简单，成本低廉的特点，目前仍是应用最为广泛的原子频标。其发展趋势是高性能和小型化。铷原子频标中，物理系统提供一个频率稳定、线宽较窄的原子共振吸收线。超精细能级跃迁频率信号具有极高的频率精度，但其输出为非整数微波频率，且输出功率极小，因而不具备实用性。 

传统的铷钟频率变换伺服电路系统把10MHz压控晶体振荡器的输出频率变换到90MHz，随后与频率综合器产生的5.3125MHz小数频率信号迭加送入到微波腔进行76次阶跃倍频并同时混频，从而得到由铷原子跃迁所决定的微波频率信号： 。由于采用频率综合器在微波腔中混频的方式，使频率变换电路的复杂程度增加。同时腔内存在5.3125MHz及其谐波的旁频分量，使杂散增加并影响了原子频标的性能指标。 

发明内容

本实用新型所要解决的技术问题是：提供一种改进的无频综器的铷钟频率变换电路，在不采用频率综合器的情况下，实现原子频率标准的稳定度转移，将不便于实用的铷原子微波频率信号变换成标准的整数及功率实用的高稳频标信号输出。 

本实用新型解决其技术问题采用的技术方案是：主要由MHz非整数压控晶体振荡器、倍频电路、复杂可编程器件(CPLD)设计的分频与合成电路、DDS三角波合成电路、调相电路、伺服放大器、同步鉴相电路、1PPS信号处理器组成。其中：非整数压控晶体振荡器的输出经分频与合成电路产生144Hz三角波信号，该信号对非整数压控晶振的输出进行调相；再经倍频器和微波倍频至6.8346875GHz，与铷原子受激跃迁产生的微波信号对物理系统进行鉴频；然后由光电池转换为误差电信号，通过144Hz同步鉴相和低通滤波器获得纠偏电压，控制非整数压控晶体振荡器至锁定状态。 

所述MHz非整数压控晶体振荡器经倍频链直接得到微波激励信号，由物理系统作鉴频处理，无需频率综合器进行频率调整。

所述由CPLD设计的分频器分频系数为131072，输出同步脉冲为144Hz。合成144Hz三角波信号，对非整数压控晶体振荡器输出的信号进行间接调频，所述CPLD设计的合成电路是CPLD设计的双路直接数字频率合成器，由频率控制字寄存器、相位累加器、正弦波形查询表、数模转换器等组成，一路为固定的10MHz频率输出，另一路可设置适用频率输出。 

所述1PPS处理电路产生1PPS信号输出，或受1PPS信号输入控制，使非整数压控晶体振荡器同步于标准1PPS信号。 

本实用新型解决其技术问题所采用的技术方案，与传统铷原子频标频率变换电路相比具有以下主要的优点： 

1.具有连读可调的频率分辨率，因为纠偏电压直接压控非整数晶体振荡器，故可获得连续可变的尾数输出频率。经倍频器链倍频后，理论上输出频率的分辨率可无限窄。

2.铷频标微波腔的微波信号频谱纯度高。经射频倍频器倍频后，输入到阶跃二极管微波腔的信号为MHz的单一频率，而无频率综合器分量。有效减小了相位噪声和杂散分量，也有效降低了杂散分量对频标的影响。 

3.硬件电路精简，易于铷原子频标的小型化。因为所有数字电路包括分频电路与三角波合成电路、直接数字频率合成器及1PPS处理电路均选用用CPLD设计，又省去了频率变换电路中的频率综合器及相加混频单元，优化和精简了硬件电路结构。 

4. 铷原子频标适用的输出频率获取方便，因为采用由复杂可编程器件CPLD设计的双DDS技术，两路输出中一路为固定的10MHz频率。另一路DDS的输出频率，可在适用频率范围内，设置获取输出频率。 

总之，本实用新型具有系统优化，电路结构简单，体积小，功耗低及调试方便等优点，有利于提高铷原子频标的集成度和小型化，具有很好的应用前景。 

附图说明

图1是本实用新型无频综器的铷钟频率变换电路的结构框图。 

图2是图1中伺服控制电路的结构框图。 

图3是本实用新型用于DDS或三角波的数模转换图原理框图。 

图4是图3中CPLD设计的数字系统原理框图。 

具体实施方式

下面结合实施例及附图对本实用新型作进一步说明。