[实用新型]基于FPGA芯片的基带NPZ码误码仪

说明书

技术领域

本实用新型涉及一种基于FPGA芯片的基带NPZ码误码仪。该仪器主要用于产品研发阶段，目的是检测通信系统的可靠性和检验数据传输质量，也是通信系统性能测试及故障诊断的重要设备。

背景技术

在数字通信系统中信息传输的可靠性犹为重要，在信号传输过程中，无论是设备故障，还是传播衰落、码间的干扰、邻近波道干扰等，都可能造成系统性能变差，信息内容改变，甚至造成通信中断，而其结果都是可以通过码元差错的形式表现出来的。误码测试仪就是通过检测数据传输系统的误码性能指标，对其系统传输质量进行评估和可靠性检测，并反映数据传输设备和其信道工作质量的一个重要设备。

市场上的误码仪多为国外产品，价格比较昂贵，操作复杂，维修困难。但在实际通信系统产品开发中，一般并不需要很复杂的误码仪分析功能，所以设计一个简易的误码仪即可满足需求，也可根据实际需要进行升级，方便灵活、经济实用。

目前常用的误码产生方法有三种：第一、采用模拟电路产生随机噪声，这种方法无法了解其统计特性，不易控制；第二、采用专用数字电路，此法因算法被固化在模块中，无法根据信道要求随时改变误码特性；第三、采用计算机模拟的软件实现，需要时间较长，当所模拟的信道速率较高时无法满足要求。

发明内容

鉴于现有技术存在的不足，本实用新型提供了一种基于FPGA芯片的基带NPZ码误码仪。该电路采用FPGA通过VHDL-Verilog硬件描述语言，实现了易于控制、灵活升级修改、速率较高的基带简易误码仪。

本实用新型为实现上述目的，所采取的技术方案是：一种基于FPGA芯片的基带NPZ码误码仪，其特征在于：所述误码仪电路包括FPGA芯片、RS232串口通讯电路、发送接收前端电路、发送接收端口电路、时钟电路、电源电路、片外程序存储电路、JTAG程序下载调试电路、指示灯电路，所述FPGA芯片分别与RS232串口通讯电路、发送接收前端电路、JTAG程序下载调试电路、时钟电路、电源电路、片外程序存储电路、指示灯电路连接，所述发送接收前端电路分别与发送接收端口电路、电源电路连接，所述电源电路与R32串口通讯电路连接，所述JTAG程序下载调试电路与片外程序存储电路连接。

本实用新型的特点是：（1）该误码仪能实现与PC机或有RS232串口的设备进行通信，通过串口可以对误码仪进行各种设置和读取结果。（2）具有多种伪随机码生成模式选择，包括4阶、6阶、9阶、11阶、15阶和23阶。（3）多种误码插入模式，包括10e-6、10e-5、10e-4、10e-3和人工误码插入。（4）发送端伪随机码元传输速率可进行多种设置，最高可达10Mbps以上。（5）接收端位同步模块可实现时钟盲提取，即在不知道发送端数据速率的情况下也能提取出码元时钟。（6）接收端具有信号有无指示，以及误码测试再继功能。（7）系统灵活性强，且充分体现了FPGA易于功能升级和修改且成本低廉、实时性强、工作速率高的优点。此误码仪设计可以作为一个独立的测试仪器，由于误码仪的核心在于FPGA内部的程序，所以可以将误码仪程序嵌入到任何使用了FPGA的产品中，并且误码仪程序只占用较少的逻辑资源，有较高的灵活性。

附图说明

图1 为本实用新型的电路连接框图。

图2为本实用新型RS232通讯硬件接口与数据电平转换芯片电路图。

图3为FPGA芯片内部电路结构原理框图。

具体实施方式

如图1所示，基于FPGA芯片的基带NPZ码误码仪，误码仪电路包括FPGA芯片、RS232串口通讯电路、发送接收前端电路、发送接收端口电路、时钟电路、电源电路、片外程序存储电路、JTAG程序下载调试电路、指示灯电路，所述FPGA芯片分别与RS232串口通讯电路、发送接收前端电路、JTAG程序下载调试电路、时钟电路、电源电路、片外程序存储电路、指示灯电路连接，发送接收前端电路分别与发送接收端口电路、电源电路连接，电源电路与R32串口通讯电路连接，JTAG程序下载调试电路与片外程序存储电路连接。