[实用新型]在线时钟检测装置与系统

说明书

技术领域

本实用新型涉及通信设备技术领域，更具体地，涉及一种在线时钟检测装置与系统。

背景技术

时钟可比喻为数据信号的心脏，一旦时钟出现问题，整个数字电路板的运作就出现异常，因此很多电路工作需要做出相应的设计实现对数字电路板上时钟的进行检测。现有时钟检测方法不外乎如下两种：一种是搭建一套时钟检测电路；另外一种是通过FPGA(Field－Programmable Gate Array现场可编程门阵列)进行检测。这两种检测方法有两个共同点：一是必须引入第二个时钟，才能对被测时钟进行检测；二是需要搭建一套电路或占用很高的逻辑资源，同时数字电路板上时钟越来越多，这对于集成度越来越高的数字电路板来说，在数字电路板上实现多路时钟检测，无疑是越来越困难。

另外，在线运行的数字电路板，相对于实验室，或许已是远在千里之外，现场读取检测数据，获得第一手数据，成本会比较高；而且现场测量，经常需要破坏已有环境。

因此，现有技术中存在对数字电路板的时钟检测困难的问题。

实用新型内容

本实用新型提供一种在线时钟检测装置与系统，用于解决现有技术中存在的对数字电路板的时钟检测困难的问题。

为实现上述目的，根据本实用新型的一个方面，提供一种在线时钟检测装置，并采用以下技术方案：

在线时钟检测装置包括：用于根据被测时钟的时序进行计数的计数单元，连接所述被测时钟；用于存储计数单元的计数值的存储单元，连接所述计数单元；用于读取所述计数值并将所述计数值发送至外部设备用以判断所述被测时钟是否正常的CPU，连接所述存储单元。

进一步地，所述CPU通过数据总线与所述存储单元相连接。

进一步地，所述在线时钟检测装置还包括：用于根据所述CPU的指示从多个被测时钟中选择所述被测时钟并发送给所述计数单元的选择单元，分别连接所述多路被测时钟与所述计数单元；

进一步地，所述在线时钟检测装置还包括：用于连接外部设备并将所述计数值发送至所述外部设备的网络接口，连接所述CPU。

根据本发明的另外一个方面，提供一种在线时钟检测系统，并采用如下技术方案：

在线时钟检测系统包括：上述的在线时钟检测装置；用于登录所述在线时钟检测装置并判断所述在线时钟检测装置检测的被测时钟是否正常的外部设备，通过网络与所述在线时钟检测装置相连接。

进一步地，在线时钟检测系统还包括：用于连接多个所述在线时钟检测装置的背板，连接在所述在线时钟检测装置的网络接口与所述外部设备之间。

进一步地，所述在线时钟检测系统还包括：用于连接多个背板的系统板，连接在所述背板与所述外部设备之间。

本实用新型通过计数单元的计数功能，对被测时钟的时序进行计数，并且还可通过选择单元实现对多被测时钟的进行选择；当需要获取某块数字电路板的时钟检测信息时，只需要通过主控板登上这块数字电路板，连续几次直接读取计数单元的计数值，则可以准确判断被测时钟是否正常，方法简单，而且可灵活运用。

附图说明

附图用来提供对本实用新型的进一步理解，构成本申请的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：

图1表示本实用新型实施例一所述的在线时钟检测装置的结构示意图；

图2表示本实用新型实施例二所述的在线时钟检测装置的结构示意图；

图3表示本实用新型实施例所述的一被测时钟的时序图；

图4表示本实用新型实施例三所述的在线时钟检测装置的整体环境结构示意图；以及

图5表示本实用新型实施例四所述的在线时钟检测系统的结构示意图；

图6表示本实用新型实施例五所述的在线时钟检测系统的工作流程图。

具体实施方式

以下结合附图对本实用新型的实施例进行详细说明，但是本实用新型可以由权利要求限定和覆盖的多种不同方式实施。

图1表示本实用新型实施例一所述的在线时钟检测装置的结构示意图。

参见图1所示，在线时钟检测装置包括：用于根据被测时钟的时序进行计数的计数单元10，连接所述被测时钟；用于存储计数单元10的计数值的存储单元14，连接所述计数单元10；用于读取所述计数值并将所述计数值发送至外部设备（图中未示）用以判断所述被测时钟是否正常的CPU12，连接所述存储单元14。