[实用新型]ADC采样电路有效
| 申请号： | 201220542598.3 | 申请日： | 2012-10-23 |
| 公开（公告）号： | CN202906877U | 公开（公告）日： | 2013-04-24 |
| 发明（设计）人： | 杨保顶 | 申请（专利权）人： | 四川和芯微电子股份有限公司 |
| 主分类号： | H03M1/12 | 分类号： | H03M1/12 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 610041 四川省*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | adc 采样 电路 | ||
技术领域
本实用新型涉及采样电路领域，更具体地涉及一种ADC采样电路。
背景技术
在ADC（Analog-to-Digital Converter，模数变换器）电路中，为了保证ADC的精度与速度，输入采样端需要采用栅压自举结构以保证输入采样开关的线性度同时以扩大信号输入范围。但是采用栅压自举结构的采样电路时，时钟馈通所引入的误差与输入信号相关，由此引入了非线性误差，并且采用全差分结构的放大器不能消除时钟馈通的影响。
其中，请参考图1，现有的ADC采样电路包括时钟电路、采样电路及电容C0；时钟电路产生时钟脉冲并通过其输出端K0输出至采样电路，以通过时钟脉冲控制采样电路的采样操作。采样电路包括栅压自举单元与场效应管M1，栅压自举单元的两输入端分别与时钟电路的输出端K0及外部输入端连接，外部输入端输入信号VIN至栅压自举单元的一个输入端，从而当K0输出为高电平时，栅压自举单元的输出V0与输入信号VIN之间的电势差为恒定电压VC，即V0=VIN+VC，以提高V0的输出电压；而当K0为低电平时，V0=0，即输出V0为低电平，也即通过时钟电路控制输入信号VIN经栅压自举单元后的输出电压V0。栅压自举单元的输出端与场效应管M1的栅极连接，场效应管M1的源极与外部输入端连接，当V0为高电平时，场效应管M1对外部输入端的输入信号VIN进行采样，并通过其漏极输出VOUT。电容C0的一端与场效应管M1的漏极连接，另一端接地，以将场效应管M1采样获得的信号的电压保持，也即当时钟电路的输出端K0输出低电平而使VO为低电平时，场效应管M1已采样获得的信号不会受影响，而由电容CO保持。
在上述过程中，设定外部输入的正向输入为VIN1,反向输入为VIN2。当为正向输入VIN1且K0的输出由高电平转换为低电平时，此时的V0电压由高电平VIN+VC降到0，使得场效应管M1引入了时钟馈通，其对采样信号电压的影响为
式中CP_GD_M1为正向输入时场效应管M1栅漏间的寄生电容。
当电路采用全差分结构时，反向输入与正向输入的结构相同，则反向输入VIN2时，对采样信号电压的影响为
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于四川和芯微电子股份有限公司，未经四川和芯微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201220542598.3/2.html，转载请声明来源钻瓜专利网。
- 上一篇：C波段收发组件
- 下一篇：一种如神止泻圆整合型新剂型制备技术及其生产方法
