[实用新型]一种用于PXI智能测试平台设备的集成触发路由装置

说明书

技术领域

本实用新型涉及分布式测试总线中的触发路由技术领域，具体涉及一种用于PXI智能测试平台设备的集成触发路由装置。 

背景技术

针对分布式测试总线而言，触发路由是一项非常重要的功能。触发路由即将一个触发源路由到触发终端，通过触发路由可以实现事件间的传递。该功能对多模块间同步尤为重要，如实现多通道逻辑分析仪、多通道高速采集卡、多通道任意波形发生器等。 

PXI仪器设备的触发信号主要用于多模块间的同步触发及时钟传输，其定义了一些标准触发协议以方便互操作性，如TTL总线触发、星形触发、差分触发等等。下面简单介绍下PXI仪器设备中几种常见的触发方式： 

TTL总线触发由8根总线PXI_TRIG组成，触发线高度灵活，可以按不同方式使用。比如触发器可用于多个不同PXI外设模块之间的同步操作，也可利用一个模块精确地控制系统中其他模块操作执行的定时顺序。触发信号可从一个模块传递到另一个模块，容许对正在监控或控制的异步外部事件产生精确的定时响应。 

星型触发在系统定时插槽和其他外设插槽之间实现了一条专用触发线PXI_STAR。星型触发控制器安装在定时插槽中，为其他外设模块提供非常精确的触发信号。每个外设插槽包含一个独立的触发器，该触发信号按照星型方式从星形触发插槽中导出，通过触发路由送给其他外设插槽。 

差分触发由PXIe_DSTARA、PXIe_DSTARB、PXIe_DSTARC三对差分信号组成，在系统定时插槽和外设插槽之间采用差分点对点连接。这三对信号在每个外设插槽和系统定时插槽之间均有独立的差分对。PXIe_DSTARA被设计用来 从系统定时插槽向外围设备分发高速度、高质量的时钟信号；PXIe_DSTARB被设计用来从系统定时插槽向外围设备分发高速度、高质量的触发信号；PXIe_DSTARC被设计用来从外围设备向系统定时插槽发送高速度、高质量的触发或时钟信号。 

目前，上述常见的触发方式的通常是单独使用，不能灵活切换，而且触发方式的种类也不全。此外，差分触发方式下仅存在三对信号，其中定时插槽向外围设备分发信号线两对，外围设备向系统定时插槽发送信号线一对，不能满足更灵活的需求。 

实用新型内容

有鉴于此，本实用新型提供了一种用于PXI智能测试平台设备的集成触发路由装置，集成了6种触发方式，触发类型全面，使用灵活。而且，本装置不仅兼容PXI标准定义的TTL总线触发以及星形触发，同时改进了PXIe标准定义的差分触发方式，将原有的3对触发信号扩展为6对，可以传输三种信号，满足更灵活的需求。此外，还通过GPS模块获取到的原子钟时间信息，实现更高精度的时钟同步触发。 

为了解决上述技术效果，本实用新型是这样实现的： 

一种用于PXI智能测试平台设备的集成触发路由装置，该PXI智能测试平台设备的背板上设有n个外设插槽，n为正整数；该集成触发路由装置包括：设置在PXI智能测试平台设备上的FPGA和设置在背板上的扇出模块； 

FPGA通过三类信号线连接背板上的外设插槽，包括TTL触发总线、星型触发线和差分触发线； 

其中，TTL触发总线为8根，每根触发总线通过背板分别送给所有外设插槽； 

星型触发线PXI_STAR为一根，其连接到背板上的第一扇出模块，第一扇出模块将星型触发线扇出n路到n个外设插槽上； 

差分触发线包括3对差分输出线DiffA、DiffB、DiffD，以及n组差分输入 线，三对差分输出线以对为单位一对一地连接到背板上的三块差分信号扇出模块，每个差分信号扇出模块将差分信号扇出n路一对一的连接到n个外设插槽上，每组差分输入线对应一个外设插槽，连接对应的外设插槽和FPGA；每组输入线包括3对差分线DiffC、DiffE、DiffF； 

FPGA还连接系统控制器、GPS模块和外部接口； 

FPGA中划分出触发路由模块和存储模块，存储模块中存有触发源列表和触发终端列表；其中，触发源列表存储14类触发源，包括软件触发源、外部触发源、8个TTL触发源、三个差分触发源和GPS时钟触发源；触发源列表存储14类触发终端，包括外部触发终端、8个TTL触发终端、三个差分触发终端、星形触发终端； 

触发路由模块根据外部输入，建立触发源和触发终端的配对关系；当选定一组当前使用的配对关系时，根据选定的配对关系将触发源导出到触发终端。 

有益效果：