[实用新型]防塌丝多芯片集成电路引线框架

说明书

技术领域

本实用新型涉及一种防塌丝多芯片集成电路引线框架，属于半导体封装行业。

背景技术

如图1所示，传统的多芯片集成电路引线框架包括第一基岛1、第二基岛2以及多个内引脚5，第一基岛1用于粘贴第一芯片3，第二基岛2用于粘贴第二芯片4，第一芯片3与第二芯片之间的连接引线6非常长，在作业过程中容易出现塌丝现象，增加了作业的难度，且其破断力远远低于其他连接引线，对产品的质量及可靠性存在潜在风险。因此寻求一种产品可靠性较高，降低作业难度的防塌丝多芯片集成电路引线框架尤为重要。

发明内容

本实用新型的目的在于克服上述不足，提供一种防塌丝多芯片集成电路引线框架，使得产品可靠性较高，降低作业难度。 

本实用新型的目的是这样实现的：

一种防塌丝多芯片集成电路引线框架，它包括第一基岛、第二基岛以及多个内引脚，所述第一基岛的左半部向下延伸，所述第二基岛的右半部向上延伸，所述第一基岛向下延伸的部分与第二基岛向上延伸的部分错位布置。

与现有技术相比，本实用新型的有益效果是：

本实用新型通过第一基岛以及第二基岛结构的变化，可以减少粘贴在其表面芯片间的距离，减小连接引线的长度，从而使得在作业过程中不容易出现塌丝现象，降低了作业的难度，产品可靠性较高。

附图说明

图1为传统多芯片集成电路引线框架的结构示意图。

图2为本实用新型防塌丝多芯片集成电路引线框架的结构示意图。

其中：

第一基岛1

第二基岛2

第一芯片3

第二芯片4

内引脚5

连接引线6。

具体实施方式

参见图2，本实用新型涉及的一种防塌丝多芯片集成电路引线框架，它包括第一基岛1、第二基岛2以及多个内引脚3，所述第一基岛1用于粘贴第一芯片3，所述第二基岛2用于粘贴第二芯片4，所述第一基岛1的左半部向下延伸，所述第二基岛2的右半部向上延伸，所述第一基岛1向下延伸的部分与第二基岛2向上延伸的部分错位布置。

由于第一基岛1用于粘贴第一芯片3，且方向为竖放，故可以将其左半部往下延伸，延伸后将减少第一芯片3与第二芯片4之间的距离，从而减小连接引线6的长度，使生产更稳定可靠；由于第二基岛右部分为空白无利用区域，故可将第二基岛往上延伸，一方面可以缩短两芯片间的距离，尤其重要的是大大的增加了MOS管（金属—绝缘体—半导体）的散热面积。