[实用新型]一种高电源抑制比的基准电压源

说明书

技术领域

本实用新型涉及一种基准电压源的改进，具体的说是一种高电源抑制比的基准电压源。

背景技术

随着集成电路工艺的不断发展，以及电路系统结构的复杂化，对模数转换器、数模转换器、锁相环等模拟电路提出了更高的要求，高精度、高稳定性越来越受到重视，基准电压源是这些模拟电路的基本模块，其精度和稳定度直接关系到电路的工作状态和电路的性能，因此一个高精度的基准电压源是十分重要的。一个高精度基准电压源要求输出电压稳定，温度系数小，电源抑制比高。

目前常用的电压源是带隙基准电压源，如图1，采用双极型器件实现。双极晶体管的基极-发射极电压Vbe具有负温度系数，两个工作在不同电流密度下的双极晶体管的基极-发射极电压差△Vbe具有正温度系数，对Vbe和△Vbe进行适当的加权就可以得到零温度系数的输出电压。这种传统的带隙基准电压源结构很难获得很高的电源抑制比，而高精度的模拟电路又要求具有很高的电源抑制比。

发明内容

本实用新型的目的在于提供一种高电源抑制比的高精度基准电压源，用于解决传统带隙基准电压源很难获得高电源抑制比的问题。

为了达到以上目的，本实用新型所采用的技术方案是：该一种高电源抑制比的基准电压源，包括偏置电路、零温度系数电压产生电路、运放电路和基准电压产生电路，其特征在于：还设有调节电路；所述偏置电路的第一输出端分别与所述零温度系数电压产生电路的第一输入端、所述运放电路的输出端、所述基准电压产生电路的第一输入端和所述调节电路的第一输入端连接；所述偏置电路的第二输出端分别与所述零温度系数电压产生电路的第二输入端和所述基准电压产生电路的第二输入端连接；所述偏置电路的第三输出端与运放电路的第三输入端连接，所述零温度系数电压产生电路的第一输出端与所述运放电路的第一输入端连接，所述零温度系数电压产生电路的第二输出端与所述运放电路的第二输入端连接，所述基准电压产生电路的输出端与所述调节电路的第二输入端连接，所述调节电路的输出端与所述偏置电路的第一输出端连接。

本实用新型还通过如下措施实施：所述偏置电路，包括NMOS管M1A、M1B、M2A、M2B和PMOS管M3A、M3B、M4，其中NMOS管M1A的漏极和栅极、NMOS管M1B的栅极与NMOS管M2A的源极相连作为所述偏置电路的第三输出端，NMOS管M1B的漏极与NMOS管M2B的源极相连，NMOS管M2A的漏极和栅极、NMOS管M2B的栅极与PMOS管M3B的漏极相连，PMOS管M4的漏极和栅极、PMOS管M3B的栅极与NMOS管M2B的漏极相连作为所述偏置电路的第二输出端，PMOS管M3B的源极与M3A的漏极相连，PMOS管M3A、PMOS管M4的源极接直流电输入端，PMOS管M3A的栅极作为所述偏置电路的第一输出端，NMOS管M1A的源极和NMOS管M1B的源极接地。

所述零温度系数电压产生电路，包括PMOS管M5A、M5B、M6A、M6B、M7A、M7B、M12A、M12B、M13A、M13B，NMOS管M8，PNP管Q1、Q2、Q3、Q4和电阻R1A、R1B、R2；其中，PMOS管M5A、M6A、M7A、M12A和M13A的栅极相连作为所述零温度系数电压产生电路的第一输入端，PMOS管M5B、M6B、M7B、M12B、M13B的栅极相连接作为所述零温度系数电压产生电路的第二输入端，PMOS管M5A的漏极与PMOS管M5B的源极相连，PMOS管M6A的漏极与PMOS管M6B的源极相连，PMOS管M7A的漏极与PMOS管M7B的源极相连，PMOS管M12A的漏极与PMOS管M12B的源极相连，PMOS管M13A的漏极与PMOS管M13B的源极相连，NMOS管M8的栅极和漏极、PNP管Q1的基极、PNP管Q3的基极、电阻R1A的负端和电阻R1B的负端与M5B的漏极相连，PNP管Q1的发射极和PNP管Q2的基极与PMOS管M6B的漏极相连，PNP管Q2的发射极和电阻R1A的正端与PMOS管M7B的漏极相连作为所述零温度系数电压产生电路的第一输出端，PNP管Q3的发射极、PNP管Q4的基极与PMOS管M13B的漏极相连，PNP管Q4的发射极与电阻R2的负端相连，电阻R2的正端、电阻R1B的正端与PMOS管M12B的漏极相连作为所述零温度系数电压产生电路的第二输出端，NMOS管M8、PNP管Q1的集电极、PNP管Q2的集电极、PNP管Q3的集电极和PNP管Q4的集电极接地，PMOS管M5A、M6A、M7A、M12A和M13A的源极接直流电输入端。