[实用新型]并行操作逻辑运算及其控制器

权利要求书

1.一种并行操作逻辑运算及其控制器，其特征在于：该控制器包括命令译码与操作位存储模块（Ⅰ）、脉冲分配器模块（Ⅱ）、多操作位逻辑运算控制模块（Ⅲ）、双操作位逻辑运算控制模块（Ⅳ）、时序控制模块（Ⅴ）、先进后出位单元堆栈（Ⅵ）和输出控制器（Ⅶ）；

所述命令译码与操作位存储模块（Ⅰ）分别与脉冲分配器模块（Ⅱ）、多操作位逻辑运算控制模块（Ⅲ）、双操作位逻辑运算控制模块（Ⅳ）、时序控制模块（Ⅴ）、先进后出位单元堆栈（Ⅵ）和输出控制器（Ⅶ）连接；

所述脉冲分配器模块（Ⅱ）还与双操作位逻辑运算控制模块（Ⅳ）、时序控制模块（Ⅴ）和输出控制器（Ⅶ）连接；

所述多操作位逻辑运算控制模块（Ⅲ）还与先进后出位单元堆栈（Ⅵ）连接；

所述双操作位逻辑运算控制模块（Ⅳ）还与先进后出位单元堆栈（Ⅵ）连接；

所述时序控制模块（Ⅴ）还与先进后出位单元堆栈（Ⅵ）和输出控制器（Ⅶ）连接；

所述先进后出位单元堆栈（Ⅵ）还与输出控制器（Ⅶ）连接；

所述命令译码与操作位存储模块（Ⅰ）在系统WR信号的作用下，存储6位（D_m-1-D_n）命令字经译码输出命令信号，存储参与逻辑运算的n位（D_n-1-D₀）多操作位并予以输出，向脉冲分配器模块（Ⅱ）发出启动脉冲；所述命令译码与操作位存储模块（Ⅰ）被复位时，所有命令输出端为“0”；

所述脉冲分配器模块（Ⅱ）作为并行操作逻辑运算及其控制器的内部时序脉冲发生器，输出脉冲①，脉冲②，脉冲③和脉冲④，为时序控制模块（Ⅴ）、双操作位逻辑运算控制模块（Ⅳ）和输出控制器（Ⅶ）提供时序控制信号；

所述多操作位逻辑运算控制模块（Ⅲ）根据命令译码与操作位存储模块（Ⅰ）输出的逻辑命令，选择参与运算的操作位，实施有效位最多为n位（D_n-1-D₀）的多操作位和操作位的位逻辑的与运算和或运算；输出逻辑运算的结果；

所述双操作位逻辑运算控制模块（Ⅳ）在执行ANB命令和ORB命令时，在脉冲②的作用下，锁存器（25）锁存来自先进后出位单元堆栈（Ⅵ）输出的位信息作为操作位1，操作位2也来自先进后出位单元堆栈（Ⅵ）输出的位信息；输出逻辑运算的结果；

所述时序控制模块（Ⅴ）根据命令译码与操作位存储模块（Ⅰ）输出的命令，按照脉冲分配器模块（Ⅱ）输出的时序信号，控制先进后出位单元堆栈（Ⅵ）的位信息的压栈和出栈的操作；向输出控制器（Ⅶ）输出控制脉冲；

所述先进后出位单元堆栈（Ⅵ）在时序控制模块（Ⅴ）输出的控制信号作用下，存储执行命令操作的结果和输出位信息；

所述输出控制器（Ⅶ）执行OUT命令、SET命令及RST命令，在系统RD信号的作用下，将执行命令的结果输出至系统数据总线D₀位；上述m为32或16，n为26或10，当m=32，n=26；当m=16，n=10。