[实用新型]组合宽带快速跳频源

说明书

技术领域

本实用新型涉及一种微波技术，尤其涉及一种跳频时间小于2us的组合宽带快速跳频源。

背景技术

在微波技术领域，频率源一直都是一个重要的核心部件。跳频源是一种频率可以在一定范围内跳变的频率源，可以用于保密通信，雷达等技术中。为了便于控制频率的跳变，在跳频源中常常采用DDS（直接数字频率合成器，简称频率合成器）和PLL（锁相环）电路进行组合，构成跳频源。DDS采用的是全数字结构，在很多方面的性能指标远远超出传统频率合成技术，它具有极高的频率分辨率；快速的频率切换时间，可达微秒量级。非常适合用于跳频源技术中。

现有技术跳频源电路结构如图1所示，该电路采用PLL与DDS串联的组成模式。由恒温晶体振荡器（OCXO）、第一锁相环（PLL1）、频率合成器（DDS）、第一滤波器、第二滤波器、第三滤波器、第四滤波器、第五滤波器、第六滤波器、第二锁相环路（PLL2）、第三锁相环路（PLL3）、第四锁相环路（PLL4）、功分器、开关和混频器等构成。第一锁相环和频率合成器顺次串联构成本例的第一条频率支路；恒温晶体振荡器（OCXO）和第二锁相环路（PLL2）顺序串联构成本例的第二条频率支路；恒温晶体振荡器（OCXO）和第三锁相环路（PLL3）顺序串联构成本例的第三条频率支路；恒温晶体振荡器（OCXO）和第四锁相环路（PLL4）顺序串联构成本例的第四条频率支路。OCXO输出的100MHz信号输入PLL1，PLL1输出的1GHz信号作为DDS参考，再经DDS输出得到频率信号，再经功分器分为三路输入混频器，另一频率支路由PLL2构成，OCXO输出的100MHz信号经过PLL2、PLL3、PLL4变频为三路信号输入混频器；三路混频器输出再经开关合路为所需频率。

上述现有技术的电路结构复杂，DDS输出的频率带宽是一定的，所以快跳频率源的带宽越宽，混频的路数就越多，体积也就越大，不利于系统的小型化。

发明内容

本实用新型的目的是提供一种结构简单、体积小、相位噪声指标和杂散抑制指标高的组合宽带快速跳频源。

本实用新型的组合宽带快速跳频源，包括依次连接的恒温晶体振荡器、第五锁相环、频率合成器、第七滤波器、第六锁相环，所述第六锁相环的输出端连接有带通滤波器。

由上述本实用新型提供的技术方案可以看出，本实用新型的组合宽带快速跳频源，由于包括依次连接的恒温晶体振荡器、第五锁相环、频率合成器、第七滤波器、第六锁相环，第六锁相环的输出端连接有带通滤波器，提高了跳频源的跳频时间、简化了电路设计、缩小装置体积，促进了产品的小型化。

附图说明

图1为现有技术的跳频源电路结构示意图；

图2是本实用新型实施例的组合宽带快速跳频源的结构示意图。

图中：1、第一滤波器，2、第二滤波器，3、第三滤波器，4、第四滤波器，5、第五滤波器，6、第六滤波器，7、第七滤波器，8、第八滤波器，9、10、功分器，11、开关。

具体实施方式

下面将对本实用新型实施例作进一步地详细描述。

本实用新型的组合宽带快速跳频源，其较佳的具体实施方式是：

包括依次连接的恒温晶体振荡器、第五锁相环、频率合成器、第七滤波器、第六锁相环，所述第六锁相环的输出端连接有带通滤波器。

所述频率合成器采用ADI公司的DDS芯片。

所述DDS芯片为AD9858。

所述第六锁相环包括鉴相器、运算放大器，所述鉴相器采用Hittite公司的鉴相芯片HMC440QS16，所述运算放大器采用高速运算放大器OPA820。

本实用新型的组合跳频源，改变了现有技术跳频源的结构模式，采用锁相环路直接输出的结构模式，简化了电路结构、实现了小型化。

具体实施例：

本例组合跳频源电路结构如图2所示，由恒温晶体振荡器（OCXO）、第五锁相环（PLL1）、频率合成器（DDS）、第七滤波器、第六锁相环路（PLL2）、第八滤波器等构成。第五锁相环、频率合成器和第六锁相环顺次串联构成本例的频率支路。

OCXO输出的100MHz信号输入PLL1，PLL1输出的1GHz信号经过DDS得到230～280MHz信号，该信号经过PLL2倍频到1.4～1.6GHz频段输入第七滤波器。输出端连接有带通滤波器（第八滤波器），可以滤除带外干扰信号，进一步提高信号质量。