[实用新型]包括多级放大级和嵌套式米勒补偿的电路和低压差稳压器有效

专利信息
申请号: 201220628219.2 申请日: 2012-11-23
公开(公告)号: CN202995525U 公开(公告)日: 2013-06-12
发明(设计)人: 田文博;王钊;尹航 申请(专利权)人: 无锡中星微电子有限公司
主分类号: G05F1/56 分类号: G05F1/56
代理公司: 暂无信息 代理人: 暂无信息
地址: 214135 江苏省无锡市新*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 包括 多级 放大 嵌套 米勒 补偿 电路 低压 稳压器
【说明书】:

技术领域

实用新型涉及一种嵌套式米勒补偿,具体地说涉及低压差稳压器中的嵌套式米勒补偿。 

背景技术

低压差稳压器(Low Dropout regulator,LDO)广泛应用于各种电子系统中。线性稳压器使用在其线性区域内运行的晶体管或FET,从应用的输入电压中减去超额的电压,产生经过调节的输出电压。在低电源电压供电应用中,为了增大环路增益,通常使用多级放大结构。图1示意了一个现有LDO结构。如图1所示,PMOS管PM1、PM2、PM3、PM4,NMOS管NM1、NM2、NM3、NM4和偏置电流源I1形成第一级放大级,PMOS管PM5和偏置电流源I2形成第二级放大级,Power PMOS管PM6和分压电阻RF1,RF2以及负载电阻RL,输出电容COUT形成第三级放大级。整个LDO等效为一个三级放大器。 

为了使低压差稳压器稳定工作,采用了嵌套式米勒补偿(Nested Miller Compensation,NMC)技术,加入了电容CM1,但是NMC技术必须在环路增益和阻尼系数之间进行折中。这需要更大的输出电容和内部补偿电容,增加系统成本。 

实用新型内容

本实用新型的目的是提供一种能够克服上述问题的嵌套式米勒补偿电路。 

本实用新型在第一方面提供一种包括多级放大级和嵌套式米勒补偿的电 路。所述多级放大级包括第一级和第二级,第二级是第一级的下级,其特征在于所述电路包括并联放大电路,该并联放大电路和第二级并联,米勒补偿电容的一端连接在并联放大电路,米勒补偿电容的另一端以反馈方式连接到第一级。 

优选地,所述电路是低压差稳压器。 

优选地,所述第一级是差动放大器。 

优选地,所述第三级是MOS管。 

优选地,所述并联放大电路是MOS管和电阻的串联电路。 

本实用新型在第二方面提供一种低压差稳压器。低压差稳压器包括多级放大级和嵌套式米勒补偿电容,所述多级放大级包括第一级和第二级,第二级是第一级的下级,其特征在于所述低压差稳压器包括并联放大电路,该并联放大电路和第二级并联,米勒补偿电容的一端连接在并联放大电路,米勒补偿电容的另一端以反馈方式连接到第一级。 

优选地,所述第一级是差动放大器。进一步优选地,差动放大器包括第一MOS管和第二MOS管,第一对电流镜,第二对电流镜和第三对电流镜;第一MOS管和第二MOS管的栅极构成差动放大器的输入端,第一对电流镜的第一支路和第一MOS管的漏极串联,第二对电流镜的第一支路和第二MOS管的漏极串联,第一对电流镜的第二支路和第三电流镜的第一支路串联,第三电流镜的第二支路和第二电流镜的第二支路串联并且构成第一级的输出,米勒补偿电容的所述另一端连接到第二电流镜的控制栅极,第一MOS管的栅极接来自第二级的电压信号,差动放大器的第二输入端接参考电压。 

优选地,所述第三级是MOS管。 

优选地,所述并联放大电路是MOS管和电阻的串联电路,MOS管和电阻之间的节点连接所述米勒补偿电容的所述一端。 

本实用新型在不影响环路增益的前提下,将两个共轭极点变为两个分离的实极点,提高环路稳定性,同时不需要增大输出电容和内部补偿电容, 降低成本。 

附图说明

图1为现有技术的低压差稳压器的示意图; 

图2为图1的低压差稳压器的小信号等效模型; 

图3为图1的低压差稳压器的频率响应曲线; 

图4是本实用新型实施例的低压差稳压器的示意图; 

图5为图4的低压差稳压器的小信号等效模型; 

图6为两种低压差稳压器的频率响应曲线。 

具体实施方式

下面通过附图和实施例,对本实用新型的技术方案做进一步的详细描述。 

如前文所述,为了使低压差稳压器稳定工作,可以采用嵌套式米勒补偿NMC技术。下面对现有NMC结构进行理论分析。图1是采用NMC的低压差稳压器的示意图,图2为图1的小信号等效模型。 

在图2中,gm1,gm2,gmp分别代表第一增益级、第二增益级和功率PMOS管的跨导;RO1,RO2,CP1,CP2分别代表第一增益级,第二增益级的输出电阻和输出电容;ROUT=RL//ROP//(RF1+RF2)代表第三增益级的等效输出电阻,其中ROP代表功率PMOS的输出电阻。CGDP代表功率PMOS(PM6)的栅极漏极交叠电容,由于功率PMOS尺寸很大,这一电容需要计算在内,和CP2量级相当。 

为了简化推导,作如下假设: 

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡中星微电子有限公司,未经无锡中星微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201220628219.2/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top