[实用新型]高精度四通道I/Q信号源

说明书

技术领域

本实用新型涉及信号源，具体涉及高精度四通道I/Q信号源。

背景技术

随着现代通信、雷达和电子对抗技术的飞速发展，研发的集成调制器对信号源指标要求越来越高，需要I/Q信号输入频率为DC～600MHz。但市面上销售的国外信号源的I/Q信号输出频率大都无法达到该频率要求，并且价格昂贵，维护困难。国内在高频率、多路信号同步输出时遇到技术瓶颈。

市面上销售的信号源采用内置基带发生器方式，产生I/Q信号输出，但输出频率低，不满足产品测试要求。

实用新型内容

本实用新型所要解决的技术问题在于提供高精度四通道I/Q信号源。

为了解决上述技术问题，本实用新型的技术方案是，一种四通道I/Q信号源，包括PC机、FPGA、信号发生器和单片机；其特点是：信号发生器包括I+信号发生器、I-信号发生器、Q+信号发生器和Q-信号发生器；其中，I+信号发生器输出的I+信号与I-信号发生器输出的I-信号为一对差分信号；Q+信号发生器输出的Q+信号与Q-信号发生器输出的Q-信号为一对差分信号；I+信号发生器输出的信号与Q+信号发生器输出的Q+信号为一对同步正交信号；每个信号发生器均包括DDS电路、选频滤波放大器、数控衰减器和直流偏置电路；

单片机一通过串口一接收PC机输出的频率、相位数据控制信号，进行运算处理后输出信号到所述FPGA，控制DDS电路产生信号的频率和相位，使4路信号的初始相位和频率保持一致，并且，单片机一判断信号源输出的4路信号的相位差是否满足要求，当不满足时，输出信号到所述FPGA，调整DDS电路产生信号的相位，使4路信号的相位差满足要求，使I+信号与I-信号为一对差分信号，Q+信号与Q-信号为一对差分信号，I+信号与Q+信号为一对同步正交信号；

单片机二通过串口二接收PC机输出的频率和幅度数据控制信号，进行运算处理后，分别输出信号到4路选频滤波放大器，为选频滤波放大器指定滤波频段，提高输出信号的无杂散动态范围；同时，所述单片机二分别输出信号到4路数控衰减器，控制所述数控衰减器对收到的信号进行幅度调整；并且，单片机二判断信号源输出的4路信号的幅度差是否满足设定值，当不满足时，输出信号到4路数控衰减器，控制4路数控衰减器分别对收到的信号进行幅度调整，使4路信号的幅度差满足设定值；提高了输出的IQ信号精度；

所述FPGA通过内部的移位寄存器对单片机一传输的数据实时接收，并把复位、同步、频率和相位信息通过状态机分别输出到4个DDS电路，控制4个DDS电路输出信号的同步、频率和相位；

4个所述DDS电路同时接收FPGA通过状态机输出的信息，同时接收参考时钟信号，4个DDS电路分别产生初始相位一致的I+信号、I-信号、Q+信号和Q-信号，分别输出到对应的选频滤波放大器；

所述选频滤波放大器能够根据不同的频段进行选择滤波，每个所述选频滤波放大器分别接收对应的DDS电路输出的信号，对收到的信号在单片机二指定频段下进行选择滤波处理后分别输出到对应数控衰减器；

每个所述数控衰减器分别接收对应的选频滤波放大器输出的信号，并受单片机二输出信号的控制，对收到的信号进行幅度调整处理后，分别通过直流偏置电路输出；

每个所述直流偏置电路分别接收对应的所述数控衰减器输出的信号，为外部设备提供直流偏置输出信号。

本实用新型采用PC机对信号源的频率、相位、幅度等直接程控，使用方便、直观；通过单片机一控制FPGA，进而控制DDS电路产生信号的频率和相位，DDS电路产生的IQ四路信号通过四个独立的选频滤波器、可调衰减器和直流偏置电路输出，输出信号的幅度由单片机二控制，具体控制过程是：通过单片机一接收PC机输出的频率、相位数据控制信号，进行运算处理后输出信号到所述FPGA，控制DDS电路产生信号的频率和相位，并通过单片机二接收PC机输出的频率和幅度数据控制信号，进行运算处理后，分别输出信号到4路选频滤波放大器和4路数控衰减器，为选频滤波放大器指定滤波频段，提高输出信号的无杂散动态范围；并控制4路数控衰减器分别对收到的信号进行幅度控制；并且，单片机一判断信号源输出的4路信号的相位差是否满足要求，当不满足时，输出信号到所述FPGA，调整DDS电路产生信号的相位，使4路信号的相位差满足要求；单片机二判断信号源输出的4路信号的幅度差是否满足设定值，当不满足时，分别输出信号到4路数控衰减器，控制4路数控衰减器分别对收到的信号进行幅度调整，使4路信号的幅度差满足设定值；提高了信号源输出信号的精度。