[实用新型]一种LVDS信号主备交叉输出电路

权利要求书

1.一种LVDS信号主备交叉输出电路，其特征在于：包括主份电路和备份电路；主份电路包括数据缓冲器U1M、数据缓冲器U2M、LVDS驱动芯片U4M、LVDS驱动芯片U5M；备份电路包括数据缓冲器U1S、数据缓冲器U2S、LVDS驱动芯片U4S、LVDS驱动芯片U5S；待处理输入信号S1M同时连接至数据缓冲器U1M的输入端和数据缓冲器U2M的输入端，数据缓冲器U1M的输出端接至LVDS驱动芯片U4M的输入端；数据缓冲器U2M的输出端经接插件连接到LVDS驱动芯片U5S的输入端；待处理输入信号S1S同时连接至数据缓冲器U1S的输入端和数据缓冲器U2S的输入端；数据缓冲器U1S的输出端接至LVDS驱动芯片U4S的输入端；数据缓冲器U2S的输出端经接插件连接到LVDS驱动芯片U5M的输入端；LVDS驱动芯片U4M的两个输出端和LVDS驱动芯片U5M的两个输出端分别对应连接，连接后的两个输出端作为主份电路的输出；LVDS驱动芯片U4S的两个输出端和LVDS驱动芯片U5S的两个输出端分别对应连接，连接后的两个输出端作为备份电路的输出；控制信号OE1M分别接至数据缓冲器U1M和LVDS驱动芯片U4M的输出控制使能端；控制信号OE2M接至数据缓冲器U2M的输出使能端，同时控制信号OE2M通过接插件接至LVDS驱动芯片U5S的输出控制使能端；控制信号OE1S分别接至数据缓冲器U1S和LVDS驱动芯片U4S的输出控制使能端；控制信号OE2S接至数据缓冲器U2S的输出使能端，同时控制信号OE2S通过接插件接至LVDS驱动芯片U5M的输出控制使能端；所述数据缓冲器U1M、数据缓冲器U2M、LVDS驱动芯片U4M、LVDS驱动芯片U5S均采用主份电源VCC_M供电；所述数据缓冲器U1S、数据缓冲器U2S、LVDS驱动芯片U4S、LVDS驱动芯片U5M均采用备份电源VCC_S供电。

2.根据权利要求1所述的一种LVDS信号主备交叉输出电路，其特征在于：所述数据缓冲器U1M、数据缓冲器U2M、数据缓冲器U1S、数据缓冲器U2S均可采用各种带有断电高阻和使能控制输出高阻的数据缓冲器、数据驱动器、数据锁存器、FIFO等芯片。

3.根据权利要求1所述的一种LVDS信号主备交叉输出电路，其特征在于：所述LVDS驱动芯片U4M、LVDS驱动芯片U5M、LVDS驱动芯片U4S、LVDS驱动芯片U5S均可采用各种带有断电高阻和使能控制输出高阻的LVDS驱动芯片。

4.根据权利要求1所述的一种LVDS信号主备交叉输出电路，其特征在于：所述的LVDS驱动芯片U4M、LVDS驱动芯片U5M、LVDS驱动芯片U4S、LVDS驱动芯片U5S的LVDS输出信号走线短接距离为1mm～4mm。