[实用新型]高精度时钟类芯片输出脉冲时间间隔检测装置

权利要求书

1.一种高精度时钟类芯片输出脉冲时间间隔检测装置，包括用于电平转换的信号预处理模块、用于计算时钟芯片脉冲时间间隔的计数模块及用于显示检测数据的显示模块，信号预处理模块、计数模块和显示模块顺次连接，所述信号预处理模块具有一电平转换单元，其特征在于，

所述信号预处理模块还包括将多路输入信号整合为单路输出信号的信号整合单元，信号整合单元至少具有两路输入信号和至少一路输出信号，两路输入信号分别为待测时钟芯片输出的两路异步时钟脉冲，一路输出信号为电平转换单元的输入信号；

所述计数模块包括主控单元、时钟单元和计数单元，主控单元分别与时钟单元、计数单元和电平转换单元相连，时钟单元与计数单元相连，计数单元包括第一计数子单元和第二计数子单元，第一计数子单元与第二计数子单元均具有控制输入端、触发输入端和溢出输出端，第一计数子单元的控制输入端与主控单元相连，第一计数子单元和第二计数子单元的触发输入端分别与电平转换单元相连，第一计数子单元的溢出输出端与第二计数子单元的控制输入端相连。

2.根据权利要求1所述的高精度时钟类芯片输出脉冲时间间隔检测装置，其特征在于，所述第一计数子单元和第二计数子单元均为16位计数单元或32位计数单元中的一种。

3.根据权利要求1所述的高精度时钟类芯片输出脉冲时间间隔检测装置，其特征在于，所述第一计数子单元与第二计数子单元均包括触发控制器、滤波器、中断控制器、输入边沿检测器和寄存器，中断控制器和输入边沿检测器的输出端分别与滤波器的输入端相连，滤波器的输出端与触发控制器的输入端相连，输入边沿检测器还与寄存器相连，触发控制器的时钟输入端与时钟单元相连；所述控制输入端为中断控制器的输入端，触发输入端为输入边沿检测器的输入端，溢出输出端为触发控制器的输出端。

4.根据权利要求1所述的高精度时钟类芯片输出脉冲时间间隔检测装置，其特征在于，所述信号整合单元包括脉冲过冲保护电路和多路异步脉冲整合电路，脉冲过冲保护电路包括多个二极管，多个二极管分别连接在待测时钟芯片的两路异步时钟脉冲输出端上，多路异步脉冲整合电路包括多个隔离二极管，多个隔离二极管与待测时钟芯片的两路异步时钟脉冲输出端相连，各隔离二极管的输出端通过电阻相连形成信号整合单元的一路输出信号。

5.根据权利要求1所述的高精度时钟类芯片输出脉冲时间间隔检测装置，其特征在于，所述电平转换单元包括顺次相连的抗干扰电路和电平转换电路，抗干扰电路为由滤波电容和电阻组成的RC滤波电路，电平转换电路包括三态门，三态门的输出端与计数模块相连。

6.根据权利要求1所述的高精度时钟类芯片输出脉冲时间间隔检测装置，其特征在于，所述计数模块还包括非易失性存储器，非易失性存储器分别与主控单元和计数单元相连。

7.根据权利要求1所述的高精度时钟类芯片输出脉冲时间间隔检测装置，其特征在于，所述主控单元内还设有校正子单元，校正子单元的输入端连接有标准信号源。