[实用新型]一种嵌入式非挥发性记忆体

权利要求书

1.一种嵌入式非挥发性记忆体，包括半导体基板；其特征是：所述半导体基板内的上部设有若干用于存储的记忆体细胞（200），所述记忆体细胞（200）包括没有轻掺杂区域的PMOS晶体管（210），控制电容（220）和PMOS选择器晶体管（230）；所述没有轻掺杂区域的PMOS晶体管（210）、控制电容（220）间通过半导体基板内的领域介质区域（214）相互隔离；所述没有轻掺杂区域的PMOS晶体管（210）、PMOS选择器晶体管（230）都是位于第一N型区域（202），且相互之间是串联连接；半导体基板的表面上淀积有栅介质层（215），所述栅介质层（215）上设有浮栅电极（216）和栅电极（216a），所述浮栅电极（216）覆盖并贯穿没有轻掺杂区域的PMOS晶体管（210）和控制电容（220）上方对应的栅介质层（215），浮栅电极（216）的两侧淀积有侧面保护层（217），侧面保护层（217）覆盖浮栅电极（216）的侧壁；所述栅电极（216a）覆盖PMOS选择器晶体管（230）上方对应的栅介质层（215），浮栅电极（216a）的两侧淀积有侧面保护层（217），侧面保护层（217）覆盖栅电极（216a）的侧壁, 没有轻掺杂区域的PMOS晶体管（210）包括第一N型区域（202）及位于所述第一N型区域（202）内上部的P型源极区（213）与P型漏极区（221），控制电容（220）包括第二P型区域（205）及位于所述第二P型区域（205）内上部的第一P型掺杂区域（206）与第二P型掺杂区域（209）与上方的浮栅电极（216）相对应，并分别与相应的栅介质层（215）及领域介质区域（214）相接触，PMOS选择器晶体管（230）包括第一N型区域（202）及位于所述第一N型区域（202）内上部的P型源极区（242）与P型漏极区（247）。

2.根据权利要求1所述一种嵌入式非挥发性记忆体，其特征是：PMOS晶体管（210）是没有轻掺杂区域。

3.根据权利要求1所述一种嵌入式非挥发性记忆体，其特征是：包括第二N型区域（203）的深井结构。

4.根据权利要求1所述一种嵌入式非挥发性记忆体，包括半导体基板；其特征是：所述半导体基板内的上部设有若干用于存储的记忆体细胞（200），所述记忆体细胞（200）至少包含一个由浮栅电极（216）项连接的没有轻掺杂区域PMOS晶体管（210）和没有轻掺杂区域的控制电容（220），和一个PMOS选择器晶体管（230）。

5.根据权利要求1所述一种嵌入式非挥发性记忆体，包括半导体基板；其特征是：所述半导体基板内的上部设有若干用于存储的记忆体细胞（200），所述记忆体细胞（200）至少包含一个由浮栅电极（216）项连接的没有轻掺杂区域PMOS晶体管（210）和没有轻掺杂区域的控制电容（220），和一个没有轻掺杂区域的PMOS选择器晶体管（230）。

6.根据权利要求1所述一种嵌入式非挥发性记忆体，包括半导体基板；其特征是：所述半导体基板内的上部设有若干用于存储的记忆体细胞（200），所述记忆体细胞（200）至少包含一个由浮栅电极（216）项连接的没有轻掺杂区域PMOS晶体管（210）和控制电容（220），和一个没有轻掺杂区域的PMOS选择器晶体管（230）。