[实用新型]一种基于圆柱形电感可实现SMT的单芯片封装件

说明书

本实用新型涉及一种基于圆柱形电感可实现SMT的单芯片封装件，属于集成电路封装技术领域。 

电子电路表面组装技术（Surface Mount Technology，SMT），称为表面贴装或表面安装技术。它是一种将无引脚或短引线表面组装元器件（简称SMC/SMD，中文称片状元器件）安装在印制电路板（Printed Circuit Board，PCB）的表面或其它基板的表面上，通过回流焊或浸焊等方法加以焊接组装的电路装连技术。

　　组装密度高、电子产品体积小、重量轻，贴片元件的体积和重量只有传统插装元件的1/10左右，一般采用SMT之后，电子产品体积缩小40%~60%，重量减轻60%~80%。可靠性高、抗震能力强。焊点缺陷率低。

　　高频特性好。减少了电磁和射频干扰。易于实现自动化，提高生产效率。降低成本达30%~50%。节省材料、能源、设备、人力、时间等。

QFN（四面扁平无引脚封装）及DFN（双扁平无引脚封装）封装是在近几年随着通讯及便携式小型数码电子产品的产生(数码相机、手机、PC、MP3)而发展起来的、适用于高频、宽带、低噪声、高导热、小体积，高速度等电性要求的中小规模集成电路的封装。我们知道QFN/DFN封装有效地利用了引线脚的封装空间，从而大幅度地提高了封装效率。

而随着电子产品功能日趋更加完整，所采用的集成电路(IC）已无穿孔元件，特别是大规模、高集成IC，不得不采用表面贴片元件。而随着产品批量化，生产自动化，厂方要以低成本高产量，出产优质产品以迎合顾客需求及加强市场竞争力。由于技术限制，目前SMT技术只用于基板类封装产品，我司现使用一种新的生产方法，使得框架产品实现SMT技术。

基于上述问题，本实用新型采用一种基于圆柱形电感可实现SMT的单芯片封装件，在框架上电感和引脚直接连接，芯片和电感用绝缘胶相连，后将芯片用金线和引脚连接，从而形成电路整体，可以有效缩小体积，减轻重量并提高封装件可靠性、抗震能力强。焊点缺陷率低。

本实用新型采用的技术方案：一种基于圆柱形电感可实现SMT的单芯片封装件包括：引线框架、绝缘胶、芯片、键合线、圆柱形电感、塑封体；其中芯片与引线框架通过绝缘胶相连，圆柱形电感与框架通过圆柱形电感的引脚相连，键合线直接从芯片打到引线框架上，引线框架上是圆柱形电感，圆柱形电感上是绝缘胶，绝缘胶上是芯片，芯片上的焊点与内引脚间的焊线是键合线，对芯片的键合线起到了支撑和保护作用塑封体包围了引线框架、绝缘胶、芯片、键合线、圆柱形电感并一起构成了电路的整体，芯片、键合线、圆柱形电感、引线框架构成了电路的电源和信号通道。

一种基于圆柱形电感可实现SMT的单芯片封装件的制作工艺，按照以下步骤进行：

第一步、圆柱形电感引脚沾锡，与框架相连；

第一步、圆柱形电感引脚沾锡，与框架相连；

第二步、减薄、划片：减薄厚度50μm～200μm，150μm以上晶圆同普通QFN划片工艺，但厚度在150μm以下晶圆，使用双刀划片机及其工艺；

第三步、上芯粘片：采用绝缘胶将芯片与电感相连；

第四步、压焊：压焊同常规QFN/DFN工艺相同；

第五步、塑封，后固化、磨胶、锡化、打印、产品分离、检验、包装等均与常规QFN/DFN工艺相同。

本实用新型的有益效果：在框架上电感和引脚直接连接，芯片和电感用绝缘胶相连，后将芯片用金线和引脚连接，从而形成电路整体，可以有效缩小体积，减轻重量并提高封装件可靠性、抗震能力强，焊点缺陷率低。

图1  引线框架剖面图；

图2  粘接电感后产品剖面图；

图3  上芯后产品剖面图；

图4  压焊后产品剖面图；

图5  塑封后产品剖面图；

图5  塑封后产品剖面图；

图6  产品成品剖面图。

图中：1—引线框架、2—绝缘胶、3—芯片、4—键合线、5—圆柱形电感、6—塑封体。

下面结合附图对本实用新型做进一步说明，以方便技术人员理解。