[发明专利]非易失性闩锁电路、非易失性触发电路及非易失性信号处理装置

说明书

技术领域

本发明涉及非易失性闩锁电路、非易失性触发电路及非易失性信号处理装置。尤其涉及如下的非易失性数字信号处理装置：即使切断电源供给，通过从保持切断前的状态的非易失性闩锁电路的状态恢复，能够将信号处理的状态恢复为电源切断前。

背景技术

在电子制品中，使用由数字电路构成的大量微计算机（微机）和逻辑LSI。

在微机和LSI等数字电路中，使用闩锁电路或寄存器电路，该闩锁电路在信号处理路径上暂时保持中途的处理内容的数字信号，该寄存器电路存储触发信号这样的1位的数字信息（以下简略地一并称为闩锁电路）。闩锁电路保持数字信号中的高（H）或低（L）这两个状态。作为这种最简单的电路构成，能够举出将两个反演电路（inverter circuit）成对地组合，并相互交叉连接的电路构成（反演电路对）。另外，还能够举出将两个NAND电路或者NOR电路成对地组合，并相互交叉连接的置位复位触发器（SR－FF）电路，以及将多个该SR－FF电路组合而通过时钟边缘同步来更新输出的逻辑状态的边缘触发型D触发器（D－FF）电路等。这些电路是众所周知的技术，所以省略详细的说明，这些电路的动作速度是由晶体管的导通以及截止时间决定的。特别地，在上述由反演电路对构成的闩锁电路的例中，动作速度仅受到由四个MOSFET（Metal Oxide Semiconductor Field Effect Transistor）构成的C－MOS（Complementary－MOS）电路的开关速度制约，所以能够实现纳秒级的电路动作。

但是，向这些闩锁电路供给的电源一旦切断，则其状态不被保持而失去（易失）。如果是无论电源的开断状态都存储逻辑电路的所有闩锁电路的逻辑状态的非易失性闩锁电路，则电源再次接通时，能够迅速地恢复为电源切断紧前的状态。由此，即使用户对对电子制品执行切断电源这一行为，在电源的再次接通时，也能够完全恢复为以前的状态，不会暂时返回初始状态，而能够进行连续的电路动作。

此外，通过逐渐细微化的半导体工艺，LSI的节电化也同时进步，但是随着细微化，漏电流的抑制变得困难，仅靠工艺的细微化，LSI的节电化开始出现了极限。因此，研究了如下的方法：以LSI内部的电路模块为单位，对于未使用模块电路，极细微地执行电源的接通/切断，从而实现节电化。但是，若切断电源，则该模块的逻辑状态失去，所以在需要连续的处理的电路模块中无法实施。对此，如果由上述的非易失性闩锁电路构成逻辑电路的所有寄存器和闩锁电路，则能够对应于这样的要求。

但是，作为目前的现有技术中的非易失性闩锁电路向LSI的应用例，如同将浮动门型存储器元件（以下也称为闪存器）作为FPGA（Field-Programmable Gate Arrays）或FPLD（Field-Programmable Logic Devices）的程序记录存储器来利用那样，停留在向形成于与逻辑电路不同区域的存储器区域的应用。这是因为，闪存器的信息删除或写入需要μs级或其以上的时间，无法使闪存器的动作周期与逻辑电路的动作周期同步。假设在逻辑电路内的闩锁电路中单独设置这些记录元件的情况下，即使各闩锁电路的动作结束，向记录元件的信息（闩锁电路的状态逻辑）的记录尚未结束，影响逻辑电路的高速动作性能。因此，为了确保逻辑电路的高速动作，需要如下的处理：将闪存器与逻辑电路分开设置，在电源切断前将逻辑电路内的状态转送至闪存器，在该转送结束的阶段，将电源切断。但是，发生突然的电源切断的情况下，产生以下问题：来不及将逻辑电路内的所有闩锁状态转送到存储器元件，从而无法记录。此外，闪存器的写入或删除所要求的电压与逻辑电路的电源电压相比，通常非常高。因此，无法通过逻辑电路的输出信号直接执行闪存器的写入动作。因此，闪存器的写入或删除电压除了从LSI外部供给或在LSI芯片的内部生成，还需要专用的驱动电路。

进而，一般闪存器的制造工序变得复杂，因此如果想要将逻辑电路和闪存器形成在同一基板上，工序非常复杂化。此外，构成逻辑电路的晶体管的形成后，存在高温的热工序等，可能影响晶体管的性能。

为了解决这样的课题，近年来，在构成非易失性的闩锁电路时，提出了以下的方案。

［第一以往例］