[发明专利]在多插槽系统中请求拥有链

说明书

背景技术

线程是可被调度用于执行的最小处理单元。因而，线程可被视为一系列的指令，包括访问（即，读取和/或写入）高速缓存行的指令。许多计算机系统具有并行执行多个线程的两个或者更多的多线程处理器。尽管通常通过具有多个多线程处理器，改善了计算机系统的性能，不过取决于线程被准予访问的顺序，多个线程之间访问相同的高速缓存行的并行尝试可能造成性能问题。这由与插槽（socket）间高速缓存行转移相关的较长等待时间引起。尽管存在这种插槽间高速缓存行转移等待时间，不过具有多个多线程处理器的计算机系统架构仍然被广泛使用。

发明内容

在一个方面，本发明涉及一种管理高速缓存行的方法。所述方法包括：从在本地多线程处理器上执行的多个本地线程接收访问高速缓存行的多个本地请求；将与多个本地请求对应的多个条目插入与高速缓存行相关的地址链中；标识所述多个条目中在地址链的头部的第一条目；响应标识在头部的第一条目并且响应所述第一条目对应于拥有高速缓存行的请求（RTO），开始地址链的遍历；在地址链的遍历期间，设定在所述多个条目中的第二条目中标识的状态元素，其中所述状态元素对应于来自中央排序单元的对于与所述第二条目对应的本地请求的串行化确认；从在外部多线程处理器上执行的外部线程接收访问高速缓存行的外部请求；响应设定所述状态元素，将对应于所述外部请求的第三条目插入地址链中第二条目之后；和响应在地址链中的第二条目之后插入所述第三条目，在执行所述多个本地请求之后，将高速缓存行让给外部线程。

在一个方面，本发明涉及一种保存管理高速缓存行的指令的非临时性计算机可读存储介质。所述指令包括以下功能：从在本地多线程处理器上执行的多个本地线程接收访问高速缓存行的多个本地请求；将与多个本地请求对应的多个条目插入与高速缓存行相关的地址链中；标识所述多个条目中在地址链的头部的第一条目；响应第一条目在头部被标识并且响应所述第一条目对应于拥有高速缓存行的请求（RTO），开始地址链的遍历；在地址链的遍历期间，设定在所述多个条目中的第二条目中标识的状态元素，其中所述状态元素对应于来自中央排序单元的对于与所述第二条目对应的本地线程的串行化确认；从在外部多线程处理器上执行的外部线程接收访问高速缓存行的外部请求；响应所述状态元素被设定，将对应于所述外部请求的第三条目插入地址链中第二条目之后；和响应所述第三条目被插入在地址链中的第二条目之后，在执行所述多个本地请求之后，将高速缓存行让给外部线程。

在一个方面，本发明涉及一种管理高速缓存行的系统。所述系统包括：在本地多线程处理器上执行并且发出访问高速缓存行的多个本地请求的多个本地线程；在外部多线程处理器上执行，并且发出访问高速缓存行的外部请求的外部线程；和保存高速缓存行，并且包含保存对应于多个本地请求的多个本地条目和对应于外部请求的外部条目的地址链的本地高速缓冲存储器，其中本地高速缓冲存储器被配置成在地址链的遍历期间，设定在多个本地条目中标识并且对应于来自中央排序单元的串行化确认的状态元素，其中响应所述状态元素被设定，将所述外部条目插入地址链中所述多个本地条目之后，并且其中响应所述外部条目被插入地址链中所述多个本地条目之后，在执行所述多个本地请求之后，将高速缓存行让给外部线程。

根据以下说明和附加权利要求，本发明的其它方面将是显而易见的。

附图说明

图1表示按照本发明的一个或多个实施例的系统。

图2表示按照本发明的一个或多个实施例的高速缓存行。

图3表示按照本发明的一个或多个实施例的地址链。

图4表示按照本发明的一个或多个实施例的流程图。

图5表示按照本发明的一个或多个实施例的例子。

图6表示按照本发明的一个或多个实施例的计算机系统。

具体实施方式

下面参考附图，详细说明本发明的具体实施例。考虑到一致性，各个图中的相同元件用相同的附图标记表示。

在本发明的实施例的以下详细说明中，记载了众多的具体细节，以便更透彻地理解本发明。不过，对本领域的普通技术人员来说，显然可在没有这些具体细节的情况下实践本发明。在其它情况下，没有详细说明公知的特征，以避免不必要地使说明变复杂。