[发明专利]字线启动电路、半导体存储装置以及半导体集成电路

说明书

技术领域

本发明涉及一种半导体存储装置，特别涉及一种使选择并启动字线的字线启动电路高速工作的技术。

背景技术

图15是示出专利文献1所公开的、半导体存储装置的字线启动电路周围之电路的构成例的图。图15中，作为字线启动电路的解码部10中分别输入不同的地址信号ADU0～3和字线启动信号WACTCLK[3:0]，分别启动不同的字线WL[3:0]。各个解码部10的结构相同。例如启动字线WL[0]的解码部10由启动字线WL[0]的反相器14、维持字线WL[0]的电位的PMOS晶体管12、由地址信号ADU0对字线WL[0]进行预充电的PMOS晶体管11以及根据地址信号ADU0而打开、关闭的NMOS晶体管13构成。字线启动信号WACTCLK[0]输入NMOS晶体管13的源极，经NMOS晶体管13与启动字线的中间信号MWL[0]连接。

字线启动信号输出电路25由两个NMOS晶体管21、22和反相器23构成。字线启动信号WACTCLK[0]由NMOS晶体管21、22控制。NMOS晶体管21由地址信号AD启动，NMOS晶体管22还由地址信号AD的经过反相器23后的反相信号启动。电源控制电路24与NMOS晶体管21的源极连接。电源控制电路24具有将字线启动信号WACTCLK[0]的“H”电平控制得比电源电压低的作用。其它字线启动信号WACTCLK[3:1]也从结构相同、输入的是与地址信号AD不同的地址的字线启动信号输出电路25输出，分别被地址单独地选择出来。

图16示出了图15所示电路结构中的输出入信号的时序图。最初，地址信号AD为“H”，字线启动信号WACTCLK[0]是由电源控制电路24控制为比电源电压低的电平“H”。另一方面，因地址信号ADU0是“L”，故NMOS晶体管13截止，PMOS晶体管11导通，输入反相器14的中间信号MWL[0]成为“H”，字线WL[0]成为“L”。

当地址信号ADU0从“L”变为“H”时，NMOS晶体管13导通，PMOS晶体管截止。另一方面，当地址信号AD从“H”变为“L”时，字线启动信号WACTCLK[0]成为“L”，中间信号MWL[0]成为“L”，字线WL[0]成为“H”。

接着，借助地址信号ADU0从“H”变为“L”，中间信号MWL[0]变为“H”，字线WL[0]被预充电到“L”。借助地址信号AD从“L”变为“H”，字线启动信号WACTCLK[0]成为比电平比电源电压低的“H”。

如上所述，虽然字线WL[3:0]由字线启动信号WACTCLK[3:0]的振幅启动，但是通过由电源控制电路24将字线启动信号WACTCLK[3:0]的“H”电平控制得比电源电压低，减小其振幅，就能够高速地启动字线WL[3:0]。而且，通过将“H”电平控制得比电源电压低，能够实现半导体存储装置的低功耗化。

专利文献1：日本公开特许公报特开2007-164922号公报

发明内容

-发明要解决的技术问题-

在专利文献1所公开的结构下，通过使字线启动信号的“H”电平比电源电压低，减小其振幅，实现了对字线的高速启动。

然而，在字线的条数伴随着半导体存储装置的大容量化而增加的情况下，连接在每一条字线启动信号上的字线启动电路的个数增加，而且线启动信号的布线增长。因此存在以下问题，字线启动信号的振幅由于字线启动信号的负载增加而迟钝，对字线的启动变慢。如果字线启动变慢，无法满足所希望的到输出数据为止的时间(存取时间)的可能性就会提高，是非理想状况。

即使字线启动信号迟钝，也要获得充分的为启动字线的字线启动信号振幅时，就要为此而延长字线启动信号的启动时间。在已延长了字线启动信号的启动时间的情况下，就存在着无法满足所希望的工作频率(循环时间)的问题。

本发明正是为解决上述问题而完成的。本发明的目的在于：提供一种字线启动电路。即使在要求大容量且高速动作的半导体存储装置中出现了例如字线启动信号的负载增加的情况，该字线启动电路也能够高速地执行对该字线的启动。

-解决技术问题的技术方案-

在第一方面的发明中，字线启动电路包括：输出字线信号的输出节点；在源极接收字线启动信号，漏极与所述输出节点连接且栅极接收第一输入信号的第一导电型的第一晶体管；源极与第一电源连接，漏极与所述输出节点连接且在栅极接收第二输入信号的第二导电型的第二晶体管；以及源极与第二电源连接，漏极与所述第一晶体管的源极连接且在栅极接收所述第二输入信号的所述第一导电型的第三晶体管。