[发明专利]存储器地址转译

说明书

技术领域

本发明大体上涉及半导体存储器装置、方法及系统，且更特定来说涉及存储器地址转译。

背景技术

通常提供存储器装置作为计算机或其它电子装置中的内部半导体集成电路及/或外部可移除装置。除了其它之外，还存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变随机存取存储器(PCRAM)及快闪存储器。

快闪存储器装置可用作用于宽广范围的电子应用的易失性及非易失性存储器。快闪存储器装置通常使用具备高存储器密度、高可靠度及低功率消耗的单晶体管存储器单元。快闪存储器装置经常可具有“NAND”或“NOR”存储器阵列架构(所谓的布置每一者的基本存储器单元配置的逻辑形式)。快闪存储器的用途除了其它电子装置之外，还包含用于固态驱动器(SSD)、个人计算机、个人数字助理(PDA)、数码相机、蜂窝式电话、便携式音乐播放器(例如，MP3播放器)及电影播放器的存储器。数据(例如程序代码、用户数据)及/或系统数据(例如基本输入/输出系统(BIOS))通常存储于快闪存储器装置中。

快闪存储器装置可包含快闪转变层(FTL)。FTL可用于(例如，在对所述快闪存储器装置执行编程操作期间)将与数据项相关联的逻辑地址映射到所述快闪存储器中的物理地址。FTL可包含所述快闪存储器装置的本地存储器中的地址映射表以执行映射操作。然而，先前FTL方法中所使用的地址映射表的大小(例如，所存储的数据量)可为固定的。因为先前FTL方法中所使用的地址映射表的大小可为

发明内容

附图说明

图1说明根据本发明的一个或一个以上实施例的具有多个物理块的存储器阵列的一部分的图。

图2A说明根据本发明的一个或一个以上实施例的存储器装置的框图。

图2B为说明根据本发明的一个或一个以上实施例的多个表之间的关系的图。

图3说明根据本发明的一个或一个以上实施例的表的一部分的图。

图4说明根据本发明的一个或一个以上实施例的子表的一部分的图。

图5说明根据本发明的一个或一个以上实施例的表的一部分的图。

具体实施方式

本发明包含用于存储器地址转译的装置、系统及方法。一个或一个以上实施例包含存储器阵列及耦合到所述阵列的控制器。所述阵列包含具有多个记录的第一表，其中每一记录包含多个项目，其中每一项目包含对应于存储于所述阵列中的数据区段的物理地址及逻辑地址。所述控制器包含具有多个记录的第二表，其中每一记录包含多个项目，其中每一项目包含对应于所述第一表中的记录的物理地址及逻辑地址。所述控制器还包含具有多个记录的第三表，其中每一记录包含多个项目，其中每一项目包含对应于所述第二表中的记录的物理地址及逻辑地址。

本发明的实施例可包含具有可变大小的表(例如，地址映射表)的快闪转译层。即，本发明的快闪转译层中的表的大小(所存储的数据量)可改变。因为本发明的快闪转译层中的表的大小可改变，所以所述表可适于不同类型快闪存储器装置。即，根据本发明的快闪转译层可用于不同类型快闪存储器装置。

在本发明的下列详细描述中，参考形成本发明的一部分的随附图式，且在所述随附图式中经由说明来展示可以怎样实践本发明的多个实施例。充分详细地描述这些实施例以使所属领域的一般技术人员能实践本发明的所述实施例，且应理解，在不脱离本发明的范围的情况下，可利用其它实施例且可作出过程变化、电变化及/或结构变化。

如本文所使用，“多个”某物可指一个或一个以上此类事物。例如，多个表可指一个或一个以上表。此外，如本文所使用的标号“B”、“D”、“E”、“R”及“S”(特别关于图式中的参考数字)指示：本发明的多个实施例可包含经如此指定的多个特定特征。

在本文中，诸图遵循编号规则，其中第一个或前若干个阿拉伯数字对应于图式图号且剩余阿拉伯数字识别所述图式中的元件或组件。可通过使用类似阿拉伯数字识别不同图之间的类似元件或组件。例如，232可为图2中的元件“32”的参考符号，且类似元件的参考符号可为图3中的332。如将了解，在本文中，可添加、交换及/或消除各种实施例中所展示的元件以便提供本发明的多个额外实施例。此外，如将了解，诸图中所提供的元件的比例及相对尺度希望说明本发明的实施例，且不应以限制意义理解。