[发明专利]带隙电压基准电路

说明书

技术领域

本发明涉及带隙电压基准电路，具体地，涉及能够在低电源电压（例如1.5-5.5V范围内）工作的带隙电压基准电路。

背景技术

许多类型的电路和系统需要可靠的电压基准。具体地，常常需要这种电压基准随温度保持一致。也许最常见的电压基准电路依赖于硅的带隙。已经设计并实现了各种形式的这类电路以生成1.2V的基准电压，其基本上随时间是恒定的。然而，如果要求电路在较低的电压下工作，例如1.5V，那么1.2V的带隙电压只留下0.3V的净空（headroom）。这样小的电压净空常常不足以保持电路正确地工作。

参考图1，当在这种低电源电压下工作时（其中净空成为了显著问题），大部分现有的带隙基准电路使用并联架构，其中与绝对温度成正比（PTAT）的电流和基极-发射极电压（VBE），或VBE的一部分分开生成并且结合在一起，从而产生1.2V带隙电压，或基于这种带隙的分压电压。例如，如图所示，差分放大器A1结合电流镜电路（其由PMOS器件M0、M1、M2、M3，双极结晶体管Q0、Q1和电阻器R0形成）经由PMOS器件M0的漏极提供PTAT电流。另一个差分放大器A2结合电流镜电路（其由PMOS器件M4、M5、M6、M7，双极结晶体管Q2和电阻器R2形成）经由PMOS器件M4的漏极提供基于晶体管Q2的VBE的电流。这些电流结合起来并且在输出电阻器R1两端生成带隙电压VBG。

虽然这种电路架构允许在低电源电压VDD下工作，但是从两个放大器A1、A2的输入失调和电流镜电路内的失配生成了随温度变化的带隙电压VBG的误差。进一步地，这种架构尺寸上相对较大且具有要求分开补偿的两个分开的闭环系统（关于差分放大器A1、A2）。虽然有可能利用带隙调整来提高带隙精度，但是结果是电路尺寸将变得更大且由于需要调整而增加了测试时间。当利用低电压器件（例如，最大VDS为1.8V）时，这种电路架构也限制了最大电源电压（VDD），因为PMOS器件M0、M2、M3、M4、M6和M7被暴露于几乎全部VDD电压电平。添加与这些器件串联的电压保护电路将增加电路的复杂性并且限制在低VDD电源电平下的操作。

因此，有利的是具有一种改进的带隙基准电路架构，其能够在显著降低的电源电压下工作，同时最小化失调和调整要求的数量。

发明内容

本发明公开的是能够在非常低的电源电压下工作的带隙电压基准电路的示例性实施例。用具有低阈值电压的绝缘栅场效应晶体管（FET）实现用于驱动核心带隙电压基准的电流源。电压钳位电路保护晶体管不受电源电压变化上升超过预定钳位电压的影响。其输出偏置电路的电路结构与核心带隙电压基准的电路结构类似的输出放大器确保带隙达到预期的稳定工作状态。

带隙电压基准电路的一个实施例包括：第一和第二电源电极，其用于输送电源电压；电流镜电路，其耦合到第一电源电极并且响应于电源电压和第一钳位电压而提供第一和第二电流；带隙基准电路，其耦合在电流镜电路和第二电源电极之间，并且响应于电源电压、第一和第二电流以及第一钳位电压而提供带隙基准电压；以及第一电压钳位电路，其耦合到第一电源电极、电流镜电路和带隙基准电路，并且响应于电源电压和第一钳位电压而防止第一钳位电压超过第一预定值。

另一个实施例提供了提供带隙电压基准的方法，其包括：响应于电源电压和第一钳位电压而生成第一和第二电流；响应于电源电压、第一和第二电流以及第一钳位电压而生成带隙基准电压；以及响应于电源电压和第一钳位电压而防止第一钳位电压超过第一预定值。

附图说明

图1是利用并联电路架构的常规带隙基准电路的原理图。

图2是根据本发明原理的示例性实施例的带隙电压基准电路的原理图。

具体实施方式

示例带隙电压基准电路为今天普遍使用的宽范围电源电压，例如1.5-5.5V，提供了精确的带隙电压基准。这类应用包括端接电压要求为+/-1%的便携式系统电池充电器、低压差（LDO）稳压器、开关电源以及其它必须在宽范围电源电压上工作的精密系统。这种基准电路利用Brokaw架构，其实现简单并且用于优化部件匹配的部件数量较少。进一步地，这种电压基准电路利用了低电压阈值PMOS器件（例如，VTP=0.44V,VDS=1.8V）来解决低电压净空问题。包括了部件匹配，并且电路启动是可靠的且在宽范围电源电压和上升时间（例如，1-10毫秒）上工作。