[发明专利]半导体集成电路装置以及高频模块

权利要求书

1.一种半导体集成电路装置，其特征在于，包括：

天线端子，该天线端子为天线连接用，并向天线传输第1发送信号；

第1至第N（N为2以上的整数）端子；

公共晶体管，该公共晶体管的源漏极路径连接于所述天线端子与公共节点之间，并在向所述天线端子传输所述第1发送信号时，将该公共晶体管控制成截止状态；以及

第1至第N晶体管，该第1至第N晶体管各自的源漏极路径连接于所述公共节点与所述第1至第N端子之间，并在将所述公共晶体管控制成截止状态时，也将该第1至第N晶体管控制成截止状态，

所述公共晶体管的栅极宽度在所述第1至第N晶体管的各栅极宽度的总和的±20%的范围内。

2.如权利要求1所述的半导体集成电路装置，其特征在于，

所述第1至第N端子是接收端子。

3.如权利要求2所述的半导体集成电路装置，其特征在于，

所述公共晶体管是多栅极晶体管，

所述第1至第N晶体管均是单栅极晶体管，

等价地构成作为所述公共晶体管的所述多栅极晶体管的各单栅极晶体管的栅极宽度在所述第1至第N晶体管的各栅极宽度总和的±20%的范围内。

4.如权利要求2所述的半导体集成电路装置，其特征在于，

还包括对所述公共晶体管的栅极电压进行控制的公共控制端子，

所述公共晶体管是由HEMT元件构成的三栅极晶体管，

作为所述公共晶体管的所述三栅极晶体管中所包含的两端的栅极经由第1电阻值与所述公共控制端子相连接，

作为所述公共晶体管的所述三栅极晶体管中所包含的中央的栅极经由比所述第1电阻值要小的第2电阻值、与所述公共控制端子相连接。

5.如权利要求2所述的半导体集成电路装置，其特征在于，

还包括：

第1发送端子；以及

第1发送用晶体管，该第1发送用晶体管的源漏极路径连接于所述第1发送端子与所述天线端子之间，

所述第1发送信号经由被控制成导通状态的所述第1发送用晶体管，从所述第1发送端子被传输至所述天线端子。

6.如权利要求5所述的半导体集成电路装置，其特征在于，

所述公共晶体管、所述第1至第N晶体管、以及所述第1发送用晶体管均是HEMT元件。

7.如权利要求5所述的半导体集成电路装置，其特征在于，

还具有第1至第N并联用晶体管，该第1至第N并联用晶体管各自的源漏极路径连接于所述第1至第N端子与接地电源电压之间，并与所述第1至第N晶体管以互补的关系来控制彼此导通/截止的状态。

8.如权利要求5所述的半导体集成电路装置，其特征在于，

所述第1发送信号具有GSM方式的频带。

9.如权利要求5所述的半导体集成电路装置，其特征在于，

所述第1发送信号具有W-CDMA方式的频带。

10.一种高频模块，其特征在于，

通过一块布线基板得以实现，

包括安装在所述布线基板上的第1半导体芯片，

所述第1半导体芯片包括：

天线连接用的天线端子；

输入第1发送信号的第1发送端子；

第1至第N（N为2以上的整数）接收端子；

第1发送用晶体管，该第1发送用晶体管的源漏极路径连接于所述第1发送端子与所述天线端子之间，并在向所述天线端子传输所述第1发送信号时，将该第1发送用晶体管控制成导通状态；

接收用公共晶体管，该接收用公共晶体管的源漏极路径连接于所述天线端子与公共节点之间，并在将所述第1发送用晶体管控制成导通状态时，将该接收用公共晶体管控制成截止状态，而在向所述第1至第N接收端子中的任一个传输来自所述天线的接收信号时，将该接收用公共晶体管控制成导通状态；以及

第1至第N接收用晶体管，该第1至第N接收用晶体管各自的源漏极路径连接于所述公共节点与所述第1至第N接收端子之间，并在将所述接收用公共晶体管控制成截止状态时，也将该第1至第N接收用晶体管控制成截止状态，而在将所述接收用公共晶体管控制成导通状态时，也将其中的任一个接收用晶体管控制成导通状态，

所述接收用公共晶体管的栅极宽度在所述第1至第N接收用晶体管的各栅极宽度总和的±20%的范围内。