[发明专利]非易失性半导体存储装置

权利要求书

1.一种非易失性半导体存储装置，其特征在于：

该非易失性半导体存储装置包括：

m×n个存储单元，其呈m行n列的矩阵状排列，m、n是2以上的整数，

m条字线，该m条字线中的每一条字线与所述m×n个存储单元的存储单元行中所对应的一存储单元行所包含的n个存储单元连接，

n条位线及n条源极线，该n条位线中的每一条位线及该n条源极线中的每一条源极线与所述m×n个存储单元的存储单元列中所对应的一存储单元列所包含的m个存储单元连接，

字线驱动电路，其有选择地激活所述m条字线，

写驱动器，其供给重写电压，

第一选择电路，其包括n个第一开关元件和n个第二开关元件，该n个第一开关元件中的每一个第一开关元件对被施加基准电压的基准节点与所述n条位线中所对应的位线之间的连接状态和非连接状态进行切换，该n个第二开关元件中的每一个第二开关元件对所述基准节点与所述n条源极线中所对应的源极线之间的连接状态和非连接状态进行切换，以及

第二选择电路，其包括n个第三开关元件和n个第四开关元件，该n个第三开关元件中的每一个第三开关元件对所述写驱动器与所述n条位线中所对应的位线之间的连接状态和非连接状态进行切换，该n个第四开关元件中的每一个第四开关元件对所述写驱动器与所述n条源极线中所对应的源极线之间的连接状态和非连接状态进行切换。

2.根据权利要求1所述的非易失性半导体存储装置，其特征在于：

当进行将存储在所述m×n个存储单元中的任一个存储单元的数据值由第一值改为第二值的重写操作时，

所述n个第一开关元件中和与该存储单元连接的位线相对应的第一开关元件处于导通状态，

所述n个第二开关元件中和与该存储单元连接的源极线相对应的第二开关元件处于截止状态，

所述n个第三开关元件中和与该存储单元连接的位线相对应的第三开关元件处于截止状态，

所述n个第四开关元件中和与该存储单元连接的源极线相对应的第四开关元件处于导通状态。

3.根据权利要求2所述的非易失性半导体存储装置，其特征在于：

所述n个第一开关元件中和与该存储单元连接的位线不相对应的n-1个第一开关元件处于导通状态，

所述n个第二开关元件中和与该存储单元连接的源极线不相对应的n-1个第二开关元件处于导通状态，

所述n个第三开关元件中和与该存储单元连接的位线不相对应的n-1个第三开关元件处于截止状态，

所述n个第四开关元件中和与该存储单元连接的源极线不相对应的n-1个第四开关元件处于截止状态。

4.根据权利要求1所述的非易失性半导体存储装置，其特征在于：

当进行将存储在所述m×n个存储单元中的任一个存储单元的数据值由第二值改为第一值的重写操作时，

所述n个第一开关元件中和与该存储单元连接的位线相对应的第一开关元件处于截止状态，

所述n个第二开关元件中和与该存储单元连接的源极线相对应的第二开关元件处于导通状态，

所述n个第三开关元件中和与该存储单元连接的位线相对应的第三开关元件处于导通状态，

所述n个第四开关元件中和与该存储单元连接的源极线相对应的第四开关元件处于截止状态。

5.根据权利要求4所述的非易失性半导体存储装置，其特征在于：

所述n个第一开关元件中和与该存储单元连接的位线不相对应的n-1个第一开关元件处于导通状态，

所述n个第二开关元件中和与该存储单元连接的源极线不相对应的n-1个第二开关元件处于导通状态，

所述n个第三开关元件中和与该存储单元连接的位线不相对应的n-1个第三开关元件处于截止状态，

所述n个第四开关元件中和与该存储单元连接的源极线不相对应的n-1个第四开关元件处于截止状态。

6.根据权利要求2至5中任一项所述的非易失性半导体存储装置，其特征在于：

在所述重写操作结束后，

所述n个第一开关元件处于导通状态，

所述n个第二开关元件处于导通状态，

所述n个第三开关元件处于截止状态，

所述n个第四开关元件处于截止状态。