[发明专利]信号处理器及信号处理方法

说明书

技术领域

本发明涉及一种信号处理器及一种信号处理方法，具体而言，涉及例如使得可容易地在半导体芯片中进行高速数据传输的一种信号处理器及一种信号处理方法。

背景技术

作为在半导体芯片之间进行数据交换的方法的示例，存在一种以并行方式进行数据传输的方法及一种以串行方式进行数据传输的方法。

与以串行方式进行数据传输的情形相比，在以并行方式进行数据传输的情形中，可高速地进行数据传输。

此外，在以并行方式进行数据传输时，可通过增大总线宽度而更高速地进行数据传输。

然而，与以串行方式进行数据传输的情形相比，在以并行方式进行数据传输的情形中，半导体芯片中的布线数目或半导体芯片的管脚数目增大。

此外，如果在以并行方式进行数据传输时总线宽度增大，则难以调整并行传输的数据(并行数据)的每一位的传输或接收的时序。

如上所述，由于在以并行方式进行数据传输时半导体芯片中的布线数目或半导体芯片的管脚数目增大，因此当对半导体芯片中的布线数目或半导体芯片的管脚数目存在限制时，采用以串行方式进行数据传输的方法。

同时，在以串行方式传输并行数据的情形中，需要在传输侧处进行P/S(并行/串行)转换以将并行数据转换成串行数据，且需要在接收侧处进行S/P(串行/并行)转换以将串行传输的数据(串行数据)转换成并行数据。

作为用于进行P/S转换及S/P转换的半导体芯片，存在一种被称为SERDES(串行器/解串器)的半导体芯片(例如，参见NPL1)。

图1是图示现有技术中SERDES的构造示例的方框图。

在图1中，SERDES具有串行器10及解串器20。

串行器10具有位转换器11、P/S转换器12、驱动器13及焊盘。

例如，将8位并行数据从高阶应用(图未示出)提供至位转换器11。

位转换器11将来自高阶应用的8位(宽度)并行数据转换成10位并行数据，以防止0或1(低或高)在串行数据中持续很长时间，并将所述10位并行数据提供至P/S转换器12。

P/S转换器12将来自位转换器11的所述10位并行数据转换成串行数据并将所述串行数据提供至驱动器13。

驱动器13根据来自P/S转换器12的串行数据进行驱动并根据所述串行数据输出信号。

驱动器13的输出端连接至焊盘(电极)14，且从驱动器13输出的信号通过焊盘14及设置于焊盘14中的布线被输出至SERDES之外。

解串器20具有焊盘21、接收器22、均衡器23、CDR(Clock and Data Recovery，时钟及数据恢复)24、S/P转换器25、字对齐部(word alignment section)26及位转换器27。

从另一SERDES输出的串行数据的信号例如通过焊盘21被提供至接收器22。

接收器22接收通过焊盘21所提供的信号并将所述信号提供至均衡器23。

均衡器23均衡来自接收器22的信号并将结果提供至CDR24。

CDR24根据从均衡器23提供的信号产生时钟，并根据所述时钟将串行数据输出至S/P转换器25。

S/P转换器25将来自CDR24的所述串行数据转换成并行数据，并将所述并行数据提供至字对齐部26。

字对齐部26对来自S/P转换器25的并行数据进行字对齐，并将例如所获得的10位并行数据作为结果提供至位转换器27。

位转换器27通过进行位转换器11的转换的逆转换，将来自字对齐部26的10位并行数据转换成8位并行数据，并将所述8位并行数据提供至高阶应用。

然而，近年来高阶应用中所处理的数据量增大，即数据传输速度增大。

为高速地传输数据，需增大SERDES的工作速度。

然而，如果SERDES的工作速度增大，则从焊盘14及焊盘21延伸至SERDES之外的布线中的信号的衰减变大且信号的频带变宽。因此，由于(阻抗)匹配变难，因此容易发生反射或辐射。

此外，为补偿信号等的衰减，需在SERDES中设置均衡器23。

此处，如果信号等的衰减不大，则无需在SERDES中设置均衡器23。然而，为增大SERDES的工作速度，由于信号等的衰减变大，因此需要在SERDES中设置均衡器23。