[发明专利]用于基于石墨烯和碳纳米管晶体管的集成的先多层互连集成方案

说明书

技术领域

本发明涉及集成电路，更具体地，涉及用于基于石墨烯和碳纳米管的集成电路的多层集成的技术。

背景技术

中等规模/大规模集成电路需要多层互连。传统的硅金属氧化物半导体场效应晶体管（MOSFET）集成电路通常基于这样的结构：其中首先制造有源晶体管器件，之后是包括多层金属互连线沉积的后端处理。这种集成方案对于具有顶栅结构以及从衬底晶片固有地（intrinsically）生长的沟道材料的传统半导体晶体管是理想的。

然而，对于基于诸如石墨烯或碳纳米管的半导体材料的晶体管，当开发集成方案时需要考虑附加的因素。首先，在大多数情况下，石墨烯或碳纳米管非固有地（extrinsically）沉积到衬底上，因此采用底栅结构来使半导体-电介质界面工程变得处理更简单且灵活程度更高。其次，石墨烯和碳纳米管很容易由于暴露到进一步的处理而被损伤和污染。因此，在基于石墨烯或碳纳米管的器件的情况下，希望使得器件最少地暴露于随后的处理。

因此，适用于与基于石墨烯或碳纳米管的晶体管一起使用——即，与顶栅和底栅器件都兼容并且将器件从处理损伤和污染相隔离——的MOSFET集成电路制造技术将是所期望的。

发明内容

本发明提供了集成电路多层集成技术。在本发明的一个方面中，提供了一种制造集成电路的方法。该方法包括如下步骤。提供衬底。在所述衬底上形成被设置成叠层的多个互连层，每一个互连层包括一条或多条金属线，其中如果在所述叠层中在一个给定互连层上方存在互连层，则该给定互连层中的金属线大于在所述叠层中位于该给定互连层上方的互连层中的金属线，并且其中如果在所述叠层中在该给定互连层下方存在互连层，则该给定互连层中的金属线小于在所述叠层中位于该给定互连层下方的互连层中的金属线。在所述叠层的最顶层上形成至少一个晶体管。

在本发明的另一个方面中，提供了一种集成电路。该集成电路包括：衬底；在所述衬底上的被设置成叠层的多个互连层，每一个互连层包括一条或多条金属线，其中如果在所述叠层中在一个给定互连层上方存在互连层，则该给定互连层中的金属线大于在所述叠层中位于该给定互连层上方的互连层中的金属线，并且其中如果在所述叠层中在该给定互连层下方存在互连层，则该给定互连层中的金属线小于在所述叠层中位于该给定互连层下方的互连层中的金属线；以及在所述叠层的最顶层上的至少一个晶体管。

通过参考下文的详细描述和附图，将获得对本发明的更完整的理解以及本发明的进一步的特征和优点。

附图说明

图1是示出穿过集成电路的三维表示的横截面切割的图示，示例出了根据本发明的一个实施例的已经在衬底上形成的具有金属线的第一金属互连载体层m1；

图2是示出穿过集成电路的三维表示的横截面切割的图示，示例出了根据本发明的一个实施例已经在第一金属互连载体层上形成的第一过孔层v1；

图3是示出穿过集成电路的三维表示的横截面切割的图示，示例出了根据本发明的一个实施例的已经在第一过孔层v1上形成的具有金属线的第二金属互连载体层m2；

图4是示出穿过集成电路的三维表示的横截面切割的图示，示例出了根据本发明的一个实施例的已经在第二金属互连载体层m2上形成的第二过孔层v2、已经在过孔层v2上形成的第三金属互连载体层m3、已经在第三金属互连载体层m3上形成的第三过孔层v3、以及已经在过孔层v3上形成的第四金属互连载体层m4；以及

图5是示出穿过集成电路的三维表示的横截面切割的图示，示例出了根据本发明的一个实施例已经在第四金属互连载体层上形成的基于碳材料的底栅晶体管和基于碳材料的顶栅晶体管。

具体实施方式

本文中提供了用于基于石墨烯和碳纳米管晶体管的集成电路的新集成方案和电路结构，该集成方案和电路结构避开了上述的问题。图1-5是示例出用于制造集成电路的示例性方法的图示。图1-5中的每一幅描绘了贯穿集成电路结构的三维表示的横截面。如图1所示，提供衬底102并且在衬底102上形成第一金属互连载体层（标记为m1）（此处也称为“互连层”）。衬底102可以由玻璃、金属、塑料、半导体材料（例如体硅衬底）或者任何其它类型的适当的衬底材料制成。