[发明专利]三维集成电路叠层体、以及三维集成电路叠层体用层间填充材料

权利要求书

1.一种三维集成电路叠层体，其具有半导体基板叠层体，该半导体基板叠层体是将至少2层以上形成有半导体器件层的半导体基板叠层而得到的，其中，

在该半导体基板之间具有第一层间填充材料层，所述第一层间填充材料层含有树脂(A)及无机填料(B)，并且导热系数为0.8W/(m·K)以上。

2.根据权利要求1所述的三维集成电路叠层体，其中，第一层间填充材料层的线膨胀系数为3ppm以上且70ppm以下。

3.根据权利要求1或2所述的三维集成电路叠层体，其中，第一层间填充材料层所含有的无机填料(B)的介电常数为6以下。

4.根据权利要求1～3中任一项所述的三维集成电路叠层体，其中，第一层间填充材料层所含有的无机填料(B)的平均粒径为0.1μm以上且10μm以下，且最大粒径为10μm，并且导热系数为2W/(m·K)以上。

5.一种三维集成电路叠层体，其具有半导体基板叠层体，该半导体基板叠层体是将至少2层以上形成有半导体器件层的半导体基板叠层而得到的，其中，

在该半导体基板之间具有第一层间填充材料层，所述第一层间填充材料层含有树脂(A)及无机填料(B)，并且线膨胀系数为3ppm以上且70ppm以下，

所述无机填料(B)的平均粒径为0.1μm以上且10μm以下，并且最大粒径为10μm。

6.一种三维集成电路叠层体，其具有半导体基板叠层体，该半导体基板叠层体是将至少2层以上形成有半导体器件层的半导体基板叠层而得到的，其中，

在该半导体基板之间具有第一层间填充材料层，该第一层间填充材料层含有树脂(A)及无机填料(B)，

所述无机填料(B)的平均粒径为0.1μm以上且10μm以下，最大粒径为10μm，并且介电常数为6以下。

7.根据权利要求1～6中任一项所述的三维集成电路叠层体，其中，所述第一层间填充材料层中，相对于100重量份所述树脂(A)，含有50重量份以上且400重量份以下的所述无机填料(B)。

8.根据权利要求1～7中任一项所述的三维集成电路叠层体，其中，半导体基板之间所具有的第一层间填充材料层所含有的无机填料(B)的比表面积为1m²/g以上且60m²/g以下。

9.根据权利要求1～8中任一项所述的三维集成电路叠层体，其中，所述半导体基板为硅基板。

10.根据权利要求1～9中任一项所述的三维集成电路叠层体，其中，所述无机填料(B)的平均粒径为0.2μm以上且5μm以下，并且比表面积为1m²/g以上且25m²/g以下。

11.根据权利要求1～10中任一项所述的三维集成电路叠层体，其中，所述无机填料(B)为氮化硼。

12.根据权利要求1～11中任一项所述的三维集成电路叠层体，其中，所述树脂(A)是以环氧树脂为主成分的树脂。

13.根据权利要求1～12中任一项所述的三维集成电路叠层体，其中，所述第一层间填充材料层的厚度为1μm以上且50μm以下。

14.根据权利要求1～13中任一项所述的三维集成电路叠层体，其中，在所述第一层间填充材料层中，包含形成有所述半导体器件层的半导体基板之间的电信号连接用焊接端子。

15.根据权利要求1～14中任一项所述的三维集成电路叠层体，其中，所述半导体基板叠层体进一步搭载于有机基板上，在所述半导体基板叠层体与所述有机基板之间具有第二层间填充材料层，该第二层间填充材料层含有树脂(a)及无机填料(b)。

16.根据权利要求15所述的三维集成电路叠层体，其中，所述有机基板在含有环氧树脂作为树脂成分的树脂板中具有多层电路结构，所述多层电路结构具有包含铜的布线层。

17.根据权利要求15或16所述的三维集成电路叠层体，其中，所述第二层间填充材料层中，相对于100重量份所述树脂(a)，含有50重量份以上且400重量份以下的所述无机填料(b)。