[发明专利]用于将命令提供到数据块的命令路径、设备及方法

说明书

技术领域

本发明的实施例大体来说涉及半导体存储器，且更特定来说，在一个或一个以上所描述的实施例中，涉及对用于在高速存储器时钟系统中执行存储器命令的内部时钟及命令信号进行定时。

背景技术

在半导体存储器中，存储器的适当操作是基于各种内部命令及时钟信号的正确时序。举例来说，在从存储器读取数据时，可需要与内部读取命令信号实质上同时地提供对用以提供(例如，输出)读取数据的数据块电路进行时控的内部时钟信号以适当使得所述数据块电路能够输出所述读取数据。如果内部读取命令信号的时序并不使得数据块电路在内部时钟信号对数据块电路进行时控以在预期时间输出读取数据时启用，那么可无意中忽略所述读取命令或由存储器提供的读取数据可能不正确(即，与另一读取命令相关联的数据)。

此外，如已知，“等待时间”可经编程而通常以时钟周期tCK的数目设定在存储器接收到读取命令与由所述存储器输出数据之间的时间。所述等待时间可由存储器的用户编程以适应不同频率(即，不同时钟周期)的时钟信号。可需要用于适当操作的内部时钟信号及命令的正确时序的命令的其它实例包含(举例来说)写入命令及裸片上终止启用命令。

使经正确定时的内部时钟及命令信号的产生复杂化的是存储器时钟信号的相对高频率。举例来说，存储器时钟信号可超过1GHz。进一步使此事情复杂化的是多数据速率存储器可以高于存储器时钟信号的速率(其可表示可执行命令的速率)提供及接收数据。因此，可需要交叉命令及时钟信号的时域以便维持适当时序。多数据速率存储器的实例是以时钟频率的速率的两倍的速率输出读取数据(例如与存储器时钟信号的时钟边沿同步地输出数据)的存储器。

对内部命令及时钟信号进行定时的实例性常规方法是将时钟路径及命令路径两者建模为具有相同传播延迟。然而，此可要求延迟及／或计数器电路连续运行。因此，功率消耗可高于期望。另外，各种内部时钟及命令路径的传播延迟可通常由于功率、电压及温度条件而变化。针对具有相对长传播延迟或额外延迟电路的时钟及命令路径，由于操作条件所致的变化可在使得存储器不适当操作的程度内不利地影响内部信号的时序。

发明内容

附图说明

图1是根据本发明的实施例的时钟及命令路径的简化框图。

图2是在图1的时钟及命令路径的操作期间的各种信号的时序图。

图3是根据本发明的实施例的时序校准块的简化框图。

图4是根据本发明的实施例的用于延迟锁定回路的反馈路径的简化框图。

图5是在图3的时序校准块的操作期间的各种信号的时序图。

图6是根据本发明的实施例的时序调整块的简化框图。

图7是根据本发明的实施例的移位调整块的简化框图。

图8是根据本发明的实施例的时钟及ODT命令路径的简化框图。

图9是根据本发明的实施例的包含时钟及命令路径的存储器的简化框图。

具体实施方式

下文阐述某些细节以提供对本发明的实施例的充分理解。然而，所属领域的技术人员将明了，可在无这些特定细节的情况下实践本发明的实施例。此外，本文中所描述的本发明的特定实施例以实例方式提供且不应用于将本发明的范围限制于这些特定实施例。在其它例子中，尚未详细地展示众所周知的电路、控制信号、时序协议及软件操作以便避免不必要地使本发明模糊不清。

图1图解说明根据本发明的实施例的时钟路径100及命令路径150。时钟路径100可经配置以将至少部分地基于输入时钟信号CLK(举例来说，系统时钟)的时序的经分配时钟信号DLL2DQOUT提供到各种电路。DLL2DQOUT信号可用于在操作期间对各种电路进行时控。时钟路径100包含时钟接收器110，时钟接收器110经配置以接收时钟信号CLK并将输出时钟信号CLKOUT提供到时钟缓冲器114。时钟接收器110可在将所得CLKOUT信号提供到时钟缓冲器114之前将CLK信号的信号电平驱动到全时钟信号电压。时钟缓冲器114可经配置以缓冲CLKOUT信号并将输出时钟信号CLK2DLL提供到延迟锁定回路(DLL)118。时钟缓冲器114还可经配置以将输出时钟信号CLK2DEC及CLK2ALSH提供到命令路径150。如下文将更详细解释，可在命令路径150的操作期间使用CLK2DEC及CLK2ALSH信号。由时钟缓冲器114提供的CLK2DLL、CLK2DEC及CLK2ALSH信号可至少部分地基于来自时钟接收器110的CLKOUT信号。