[发明专利]具有凹陷沟道膜和突变结的MOSFET

说明书

技术领域

本发明总体上涉及在绝缘体上半导体（SOI）衬底上制造的金属氧化物半导体场效应晶体管（MOSFET）。特别地，本发明涉及具有SOI层内的凹陷沟道膜的MOSFET。所述凹陷沟道膜形成突变结。

背景技术

2006年5月9日授予Ieong等的美国专利7,041,538B2描述了一种SOI衬底上的高性能CMOS器件，其具有凹陷在SOI层中的栅极以及具有晕环（halo）和延伸注入物的离子注入源极/漏极区。

2005年9月6日授予Zhu等的美国专利6,939,751B2描述了一种升高源极漏极场效应器件，其具有凹陷在位于SOI层上的硅锗膜内的沟道。

2010年1月26日授予Cartier等的美国专利7,652,332B2描述了绝缘体上极薄硅晶体管，其具有升高的源极/漏极、高介电常数（高k）氧化物和金属栅极。

2008年9月30日授予Diaz等的美国专利7,429,769B2描述了一种凹陷沟道场效应晶体管（FET）。

在2009IEEE International Electron Device Meeting,December7-9,2009中出版的K.Cheng等的名称为“Extremely Thin SOI(ETSOI)CMOSwith Record Low Variability for Low Power System-on-Chip Applications”的文章中，公开了一种在ETSOI衬底上制造CMOS晶体管的方法。

在IEEE VLSI-TSA International Symposium on VLSI Technology,April25–27,2005中出版的B.Doris等的名称为“Ultra-thin SOI replacement gate CMOS with ALD TaN/high-k gate stack”的文章中，公开了使用替代栅衬底在ETSOI衬底上构建的器件。

在B.Doris等的名称为“FD SOI for Low Power CMOS”的报告（可从http://www.soiconsortium.org/pdf/fullydepletedsoi/FD%20SOI%20for%20Low%20Power%20CMOS.pdf获得）中，回顾了器件性能挑战和可能解决方案的总结。一些可能的解决方案包括使用ETSOT衬底制造的各种器件。

在Semiconductor International中于2010年1月1日出版的D.Lammers的名为“CMOS Transitions to22and15nm”的文章中，描述了在小于或等于22nm的基本规则下FET的器件结构和可能制造方法。可能的器件包括ETSOI衬底上的平面MOSFET。

在J.Kavalieros等的名称为“Tri-Gate Transistor Architecture with High-k Gate Dielectrics,Metal Gates and Strain Engineering”的文章（可从http://download.intel.com/technology/silicon/tri-gate_paper_VLSI_0606.pdf获得）中，作者描述了SOI上的具有凹陷源极和漏极的非平面MOSFET。发明内容

本发明的目的是提供一种用于在SOI衬底上制造MOSFET的方法。该方法包括在所述衬底的SOI层上的替代栅工艺，在所述衬底中形成了升高的源极漏极或离子注入源极漏极。在这一点上，源极和漏极具有扩散结。将绝缘体放置在所述衬底上，然后除去虚设栅极以暴露SOI层的一部分。接下来，在SOI层中形成凹陷以便除去SOI层的一部分并且留下SOI层的剩余部分。所述凹陷工艺也除去了所述扩散结的一部分。在所述凹陷中，形成沟道膜，得到衬底的源极漏极掺杂区域与沟道膜之间的陡峭（sharp）结。最后，形成高电介电常数材料和金属栅极。

根据本发明的另一方面，SOI衬底具有：掺杂的源极和漏极、位于所述掺杂的源极和漏极之间的沟道膜、以及位于所述沟道膜下方的剩余SOI层。

根据本发明的又一方面，一种MOSFET具有：具有掺杂的源极和漏极的SOI衬底和布置在它们之间的凹陷的沟道膜。所述沟道膜位于剩余的SOI层上方。具有开口的绝缘体层位于所述衬底上。高介电常数材料为所述绝缘体中的所述开口加衬并且金属栅极填充所述开口。