[发明专利]利用双区块编程的非易失性存储系统

权利要求书

1.一种非易失性存储装置，包括：

非易失性存储元件，其包括第一区块的非易失性存储元件以及与所述第一区块的非易失性存储元件相邻的第二区块的非易失性存储元件；

第一组字线，所述第一组字线中的每条字线连接至所述第一区块中的非易失性存储元件和所述第二区块中的非易失性存储元件；

字线驱动器，位于所述第一区块的非易失性存储元件与所述第二区块的非易失性存储元件之间，所述字线驱动器连接至所述第一组字线；

本地数据线，与所述非易失性存储元件选择性通信；

全局数据线；

一个或多个第一选择电路，选择性地将所述全局数据线连接至所选择的本地数据线并且将未选择的本地数据线连接至一个或多个未选择的位线信号；以及

控制电路系统，与所述一个或多个第一选择电路以及所述全局数据线进行通信，所述控制电路系统使用所述字线驱动器和所述全局数据线、经由所述一个或多个第一选择电路对连接至所述第一组字线的所述第一区块中的非易失性存储元件和所述第二区块中的非易失性存储元件同时编程。

2.根据权利要求1所述的非易失性存储装置，还包括:

连接至所述第一区块的非易失性存储元件的第一组位线以及连接至所述第二区块的非易失性存储元件的第二组位线，所述本地数据线包括第一组本地数据线和第二组本地数据线；以及

多个第二选择电路，将所述第一组本地数据线选择性地连接至所述第一组位线中的所选择的位线，并且将所述第二组本地数据线选择性地连接至所述第二组位线中的所选择的位线，所述一个或多个第一选择电路包括将所述第一组本地数据线选择性地连接至第一子组的所述全局数据线的第一子组的一个或多个第一选择电路，所述一个或多个第一选择电路包括将所述第二组本地数据线选择性地连接至第二子组的所述全局数据线的第二组的一个或多个第一选择电路，所述第一子组的一个或多个第一选择电路连接至第一子组的所述全局数据线和第二子组的所述全局数据线，所述第二子组的一个或多个第一选择电路连接至第一子组的所述全局数据线和第二子组的所述全局数据线。

3.根据权利要求2所述的非易失性存储装置，其中：

所述多个第二选择电路将所述第一组位线中的未选择的位线经由NMOS驱动器连接至一个或多个未选择的位线信号；

所述多个第二选择电路将所述第二组位线中的未选择的位线经由NMOS驱动器连接至一个或多个未选择的位线信号；以及

所述一个或多个第一选择电路将未选择的本地数据线经由PMOS驱动器连接至一个或多个未选择的位线信号。

4.根据权利要求2所述的非易失性存储装置，其中：

所述多个第二选择电路将所述第一组位线中的未选择的位线经由具有第一类型的沟道的装置连接至一个或多个未选择的位线信号；

所述多个第二选择电路将所述第二组的位线中的未选择的位线经由具有所述第一类型的沟道的装置连接至一个或多个未选择的位线信号；以及

所述一个或多个第一选择电路将未选择的本地数据线经由具有与所述第一类型的沟道不同的第二类型的沟道的装置连接至一个或多个未选择的位线信号。

5.根据权利要求1所述的非易失性存储装置，还包括：

连接至所述第一区块的非易失性存储元件的第一组位线以及连接至所述第二区块的非易失性存储元件的第二组位线，所述本地数据线被定位成跨越所述第一区块和所述第二区块；以及

多个第二选择电路，将第一子组的所述本地数据线选择性地连接至所述第一组位线中的所选择的位线，并且将第二子组的所述本地数据线选择性地连接至所述第二组位线中的所选择的位线，所述一个或多个第一选择电路包括连接至所述第一子组的本地数据线和第一子组的所述全局数据线的第一子组的所述一个或多个第一选择电路，所述一个或多个第一选择电路包括连接至所述第二组本地数据线和第二子组的所述全局数据线的第二子组的所述一个或多个第一选择电路，第一子组的所述一个或多个第一选择电路不连接至第二子组的所述全局数据线，第二子组的所述一个或多个第一选择电路不连接至第一子组的所述全局数据线。