[发明专利]高速输入/输出连接接口元件、线缆组件和串扰减小的互连系统

说明书

技术领域

本发明涉及高速输入/输出(I/O)连接接口元件，涉及包括这样的接口元件的线缆组件，以及涉及互连系统，该系统包括线缆组件和用于接触线缆组件的合适的插座连接器。

背景技术

由于近来发展的通信系统中的高数据速率具有大于5Gbp的数据传输速度，信号线之间的串扰变成主要的考虑。

理想地，互连系统将在没有失真的情况下传送信号。一种类型的失真叫做串扰。串扰在当一个信号在另一条信号线上产生不需要的信号时发生。大体上地，串扰由信号线之间的电磁耦合引起。因此，串扰对于高速高密度互连系统尤其成问题。当信号线在一起更近或者当信号线所传送的信号的频率更高时，电磁耦合增加。这两种情况都出现在高速高密度互连系统中。连接器中的不连续性常常加剧所有串扰问题。已知插入屏蔽件到互连系统的连接器中以减小串扰的影响。

此外，已知使用差分信号用于传递信息。两个导体上传送一个差分信号，该信号被表现为导体之间的电平差。差分信号相比于单端信号更加抗串扰，因为任何作用到导体上的干扰信号(stray signal)将普遍地改变两个导体的电平，但是不改变其电平差。

因而，传统的高速I/O连接线缆组件使用电路板作为被插接到插座连接器中的基板，并使用具有一对电线的线缆来传送差分信号。印刷电路板在其至少一个表面上具有迹线和焊盘，其中特定的接触焊盘可被配合插座接触。迹线横过印刷电路板传输电信号。例如，它们可从配合插座的触头传输信号到线缆组件的电线并且反之亦然。

线缆组件可包括几对电线，例如四条输入信号线缆和四条输出信号线缆。然而，线缆组件还可包括最多32或更多对电线，即大体上线缆组件包括以二为增量的电线对。此外线缆组件包括排流线，其连接到每条线缆的屏蔽件。

在连接器中从印刷电路板到线缆的传输相应地需要具有处理高数据速率的能力。此外，由于连接器的小型(small form factor)，邻近的线对之间的串扰是重要的参数。本发明的发明人已找到串扰的主要原因是在线缆连接接口处的印刷电路板。

为了减少连接接口元件上的串扰，已知通过在印刷电路板的顶部和底部分别排布输入和输出对以分隔电线的输入和输出对(Rx和Tx)。通过在印刷电路板中采用附加的接地层，能够有效地消除Rx和Tx线之间的串扰。

然而，在线缆所焊接到的接口处，必须使用阻抗补偿以避免由于信号反射引起的信号失真。因此，传统线缆组件省略了在特定区域中的内接地层，在该区域线缆被焊接到迹线的传导焊盘。然而，由此，信号线之间的串扰不再被足够有效地消除。尤其是当遵守诸如IEEE标准802.3ap10GBASE-KR(2008)的10Gbp规范时，这些已知的布局不能满意地实现相应的要求。

发明内容

因此，本发明的目的是在减小串扰方面改善高速输入/输出连接接口元件以及合适的线缆组件，同时保持小型和成本有效的构造。通过独立权利要求的主题实现了本目的。创造性的连接接口元件的有利设计为从属权利要求的主题。

本发明基于一种发现，该发现为通过在邻近焊接的电线与基板上的焊盘之间的过渡接口的区域中提供间隙并且由此在间隙的边缘区域留下接地层的窄带，阻隔了低频串扰分量。同时，接口处的差分阻抗只受到可忽略的影响，因而保持了线缆和接口元件之间的过渡的电性能。

虽然更高频率分量仍然可造成串扰，但是直至5GHz(即10Gbps)，通过本布置可在相对的Tx和Rx对之间使串扰减小约3dB。因而，利用根据本发明的布置可达到减少的串扰，进而实现改善的数据链(data link)电性能。

本发明可被有利地用于所有铜线缆组件链，尤其是在那些高速应用中，比如泰科电子公司的小型可插接(SFP+)产品、四通道小型可插接(QSFP)产品以及高速输入/输出(HSIO)产品。

当间隙形成为使得在过渡接口的外周边区域中形成有接地带，且该接地带在沿传导引线的方向上的尺寸小于过渡接口的尺寸的10%时，能够实现对阻抗的最小影响。

通过为每对引线提供单独的间隙以及通过以由接地层形成的条板分隔这些间隙，邻近的引线对之间的串扰能够被减少。