[发明专利]将基于镍或钴的金属层沉积在半导体固体衬底上的方法以及用来应用该方法的试剂盒

说明书

技术领域

总体而言，本发明涉及电子器件、例如三维集成电路的制造。具体而言，本发明涉及通过镍或钴金属层的无电沉积使具有空腔（例如硅通孔）的绝缘衬底金属化的方法及各成分的试剂盒。

背景技术

为了生产三维（3D）集成电路，使芯片通过垂直互连线层叠并连接在一起，该垂直互连线通常称为填充有导电的铜的硅通孔（TSVs）。

通常将通孔蚀刻至硅中，然后在减薄硅晶圆前，将通孔金属化至所需深度。因此，通孔在金属化期间闭合或“失明”（称为“盲孔（blind vias）”）。通孔的形状和尺寸随着其在硅晶圆上的位置和其功能而变化。通常，通孔的特征在于其深度、孔径和纵横比（aspect ratio），所述纵横比定义了通孔的深度与直径间的比值。例如，纵横比为10:1的圆柱形通孔所具有的直径是其深度的十分之一。通孔通常是圆柱形，但是也有开口宽于底部的锥形通孔。通常用类似于“镶嵌法（damascene process）”（在微电子学领域中用于制造互连元件，所述互连元件的尺寸小于硅通孔的尺寸）的方法使具有硅通孔的结构金属化。这一方法包括如下的连续步骤，所述步骤包括：

-蚀刻硅晶圆中的通孔；

-沉积绝缘层，该绝缘层通常由氧化硅或绝缘聚合物构成；

-沉积用来防止铜迁移的阻挡层或“衬层”（liner）；

-通过铜的电沉积对通孔进行填充；以及

-通过对衬底表面进行机械-化学抛光从硅晶圆表面除去过量的铜。

在用铜对通孔进行填充之前，可能需要在阻挡层上沉积金属铜的薄层（称为种子层（seed layer））；这降低了阻挡层表面的电阻，并促进了用铜对通孔的均匀填充。

通常将阻挡层沉积的步骤、任选种子层沉积的步骤、用铜进行填充的步骤以及对铜进行抛光的步骤统称为“硅通孔的金属化”。

绝缘层通常由硅的衍生物（例如氧化硅或氮化硅）或绝缘聚合物构成。

为防止集成电路运行期间在电流密度作用下的铜原子迁移，需要在绝缘层上沉积出层。该层（称为“铜扩散阻挡层”或简称为“阻挡层”）通常由钽（Ta）、钛（Ti）、镍（Ni）、钴（Co）、镍钨合金（NiW）、钴钨合金（CoW）、镍硼合金（NiB）、钴硼合金（CoB）、镍磷合金（NiP）、钴磷合金（CoP）、氮化钽（TaN）、氮化钛（TiN）、钛钨合金（TiW）、碳氮化钨（WCN）或这些材料的组合组成。

阻挡层通常在气相（PVD、CVD、ALD）中沉积，但也可由金属盐溶液形成，所述金属盐溶液使金属在绝缘衬底表面上沉积。

当衬底是电导体时，通过在电学上极化衬底来实现衬底表面上的金属电沉积。例如通过下列方法进行电沉积：在构成第一电极的待涂覆衬底和放置在含金属离子的浴中的第二电极之间通电流，所述浴任选含有各种用于改进所形成的涂层性质（例如沉积物的均匀性、电阻率和精细度）的试剂。

还可通过非电化学方法在阻挡层上进行金属沉积，该非电化学方法不需要衬底的电学极化，也被称作自催化或“无电（electroless）”。

本发明发现了尤其是在硅通孔金属化方法的过程中，在对基于镍或钴的阻挡层进行沉积中的应用。表面待涂覆的衬底优选为涂覆有绝缘层的导电衬底或半导电衬底、例如用于制造三维集成电路的衬底，所述衬底具有一系列特别是旨在形成硅通孔的空腔。具体而言，本发明涉及优选在无电条件下，沉积基于镍或钴的阻挡层的方法。

现有技术中已经描述了用于沉积基于镍的阻挡层的无电方法。

专利申请US 2005/0110149由此描述了制备半导体器件的方法，该器件包含用有机硅烷单分子膜覆盖的、基于氧化硅的绝缘中间层，所述有机硅烷单分子膜用含钯化合物进行了表面修饰，通过无电方法用基于钴或基于镍的层（形成阻挡物）对由此修饰的膜进行覆盖，通过电沉积可在其上沉积铜层。

在专利申请US 2008/0079154中描述了实质上相似的方法，为改善半导体器件不同层之间的粘附性质，所述方法推荐用基于镍的化合物（NiB）、再用基于钴的化合物（CoWP）进行两次连续的无电处理。

此外，FR 2935713-A1提出通过无电沉积镍和硼的薄层对基于钛的阻挡层进行修复。

已将聚乙烯亚胺作为铜络合剂用于电沉积溶液中，特别是用于修复此前已沉积在铜扩散阻挡层上的铜种子层（EP 1 479 793）。

在文献JP 2007-254 793中，在无电方法中将聚(丙烯基胺)用作镍的稳定剂，以防止反应副产物在镍沉积物上的沉淀。